Scribd
Cargar
120 vistas4 páginas

Lección 3

Este documento presenta 4 problemas relacionados con sistemas digitales. El Problema 1 involucra minimizar funciones lógicas usando álgebra de Boole y mapas de Karnaugh. El Problema 2 pide minimizar funciones lógicas usando mapas de Karnaugh. El Problema 3 involucra realizar operaciones aritméticas binarias. El Problema 4 describe un circuito digital con entrada de control y pide codificarlo en VHDL usando descripciones RTL y estructural. Finalmente, el Problema 5 presenta figuras de un

Cargado por

HomeroOjeda
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
120 vistas4 páginas

Lección 3

Este documento presenta 4 problemas relacionados con sistemas digitales. El Problema 1 involucra minimizar funciones lógicas usando álgebra de Boole y mapas de Karnaugh. El Problema 2 pide minimizar funciones lógicas usando mapas de Karnaugh. El Problema 3 involucra realizar operaciones aritméticas binarias. El Problema 4 describe un circuito digital con entrada de control y pide codificarlo en VHDL usando descripciones RTL y estructural. Finalmente, el Problema 5 presenta figuras de un

Cargado por

HomeroOjeda
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd

Sistemas Digitales I

ESCUELA SUPERIOR POLITÉCNICA DEL LITORAL

FACULTAD DE INGENIERÍA EN ELECTRICIDAD Y COMPUTACIÓN

SISTEMAS DIGITALES I

LECCIÓN #3

TÉRMINO II AÑO 2019-2020

NOMBRE_______________________________ PARALELO______

PROBLEMA 1)
a) Para el siguiente circuito encuentre la función lógica resultante F.H de la figura 1, sin minimizar.
b) La resultante obtenida del literal a) minimizarla utilizando Algebra de Boole.
c) La resultante obtenida del literal a) minimizarla utilizando Mapas de Karnaugh.
d) De ser posible, usando puertas OR de n entradas (Considere las entradas necesarias) e inversores
implemente la función minimizada.
e) De ser posible, usando puertas AND de n entradas (Considere las entradas necesarias) e inversores
implemente la función minimizada.
f) De ser posible, usando puertas NAND de n entradas (Considere las entradas necesarias) e inversores
implemente la función minimizada.
g) Dado el circuito de la figura 2, presente el código VHDL. Para la arquitectura utilice la descripción
estructural o lógica. Asuma que los componentes ya fueron creados y han recibidos los nombres
como se muestra en la misma figura (Exor1, Or1, etc)
h) Dado el circuito de la figura 2, presente el código VHDL. Para la arquitectura utilice la descripción
RTL.

Figura 1. Minimizar función lógica


Sistemas Digitales I

Figura 2. VHDL

PROBLEMA 2)

Minimizar las siguientes funciones lógicas utilizando mapas de Karnaugh y expresar la función resultante
en el formato SOP.

a. F1(A,B,C,D,E) = ∑ (0,1,2,4,5,8,10,12,16,18,20,23,24,26,31) + ∑(13,25,27,30)


1 Ø
b. F2(A,B,C,D,E)= ∏(0,1,2,3,5,7,13,15,16,18,24,26,27,28,30,31)
Sistemas Digitales I

PROBLEMA 3)

Realice las siguientes ope1aciones aritméticas y exprese el resultado en la base indicada. En las
cantidades indicadas no considere bit de signo para a y b. Para los literales c y d incluya el bit del signo
para cada caso indique y justifique si hay o n sobrecarga del resultado.

a) (0101011010011 )GRAY + (01001000)NBCD X (1001100110)2 = ( )2

b) (B531.21)16 - (1452.14)8 = ( )7

c) (11101010110)2 + (01101001)2 = ( )2

d) (1010101.11)2 - (10011101001)2 = ( )2

PROBLEMA 4)

Diseñe un circuito digital que mediante una señal de control C seleccione lo que se obtendrá en la salida
Q. Un dato binario D de 4 bits es ingresado al sistema, cuando C=1, el circuito muestra en la salida el
valor de D decrementado en 2 unidades, siempre y cuando D sea mayor que el número binario ‘cuatro’;
caso contrario mostrará su equivalente en código gray. Cuando C=0 la información de ‘D’ se incrementa
en uno y se presenta en Q.
a) Escriba el código VHDL equivalente al circuito descrito, mediante la descripción RTL o flujo de datos.

b) Escriba el código VHDL equivalente al circuito descrito, mediante la descripción estructural o lógica.
Sistemas Digitales I

PROBLEMA 5)

Figura 1. Sistema de reservorio Figura 2. Diagrama de bloques del sistema de reservorio

También podría gustarte