ESCUELA SUPERIOR DE TECNOLOGÍA
CARRERA: TÉCNICAS DE INGENIERÍA ELECTRÓNICA
CURSO: ELECTRÓNICA DIGITAL
TEMA:
CONTADORES
INTEGRANTES:
IZARRA GONZALES, CHRISTIAN
CUMPA VILCHEZ, FRANCIS
VERANO PANANA, JORGE
ASIS JIMÉNEZ, JESÚS
BLOQUE: 204
PROFESOR: VALERIO CARPIO
FECHA: 18-06-18
LIMA-PERÚ
2018
CONTADORES.
Los flip-flops pueden conectarse entre sí para realizar funciones de recuento. A esta
combinación de flip-flops se la denomina contador. El número de flip-flops que se utilizan y la
forma en que se conectan determinan el número de estados (que recibe el nombre de
módulo) y también la secuencia específica de estados por los que pasa el contador durante un
ciclo completo.
Dependiendo del modo en que se aplique la señal de reloj, los contadores se clasifican en dos
amplias categorías: asíncronos y síncronos. En los contadores asíncronos, normalmente
denominados contadores con propagación (ripple counters), se aplica una señal de reloj
externa a la entrada de reloj del primer flip-flop y luego a los siguientes flip-flops se les aplica
la señal de reloj mediante la salida del flipflop anterior. En los contadores síncronos, la entrada
de reloj se conecta a todos los flip-flops, de forma que se les aplica la señal de reloj
simultáneamente.
Dentro de cada una de estas dos categorías, los contadores se clasifican por el tipo de
secuencia, el número de estados o el número de flip-flops del contador.
CONTADOR ASÍNCRONO.
El término asíncrono se refiere a los sucesos que no poseen una relación temporal fija entre
ellos y que, generalmente, no ocurren al mismo tiempo. Un contador asíncrono es aquél en el
que los flip-flops (FF) del contador no cambian de estado exactamente al mismo tiempo, dado
que no comparten el mismo impulso de reloj.
Contador asíncrono binario de 2 bits.
La Figura 1 presenta un contador de 2 bits conectado para que funcione en modo
asíncrono. Observe que el reloj (CLK) está conectado únicamente a la entrada de reloj (C)
del primer flip-flop, FF0. El segundo flip-flop, FF1, se dispara mediante la salida de FF0. FF0
cambia de estado durante el flanco positivo de cada impulso de reloj Qo ‘, pero FF1 sólo
cambia cuando es disparado por una transición positiva de la salida Q0 ‘de FF0. Debido al
retardo de propagación inherente al paso de las señales por un flip-flop, las transiciones de
los impulsos de entrada del reloj y de la salida Q0 ‘de FF0 no pueden ocurrir nunca al
mismo tiempo. Por tanto, los dos flip-flops nunca se disparan de forma simultánea, por lo
que el modo de funcionamiento de este contador es asíncrono.
Figura 1. Contador asíncrono binario de 2 bits.
Diagrama de tiempos. Contador asíncrono de la Figura 2, aplicando cuatro impulsos de
reloj a FF0 y observando la salida Q de cada flip-flop. La Figura 2 ilustra los cambios de
estado en las salidas del flip-flop en respuesta a los impulsos de reloj. Ambos flip-flops
están conectados en modo de basculación (J = 1, K = 1) y se presupone que, inicialmente,
están en estado RESET (Q a nivel BAJO).
El flanco positivo de CLK1 (impulso de reloj 1) hace que la salida Q0 de FF0 pase a nivel
ALTO, como se muestra la Figura 2. Al mismo tiempo, la salida Q0 ‘pasa a nivel BAJO, pero
esto no afecta a FF1, ya que tiene que ser una transición positiva la que le dispare.
Después del flanco anterior de CLK1, Q0 = 1 y Q1 = 0. El flanco positivo de CLK2 hace que Q0
pase a nivel BAJO. La salida Q0 ‘se pone a nivel ALTO y dispara FF1, haciendo que Q1 pase a
nivel ALTO. Tras el flanco anterior de CLK2, Q0 = 0 y Q1 = 1. El flanco positivo de CLK3 hace
que Q0 pase a nivel ALTO de nuevo. La salida Q0 ‘se pone a nivel BAJO y no afecta al estado
de FF1. Por tanto, tras el flanco anterior de CLK3, Q0 = 1 y Q1 = 1. El flanco positivo de CLK4
hace que Q0 pase a nivel BAJO, mientras que Q0 ‘se pone a nivel ALTO y dispara FF1,
haciendo que Q1 pase a nivel BAJO. Después del flanco anterior de CLK4, Q0 = 0 y Q1 =0. El
contador ha vuelto a su estado original (los dos flip-flops se encuentran en estado RESET).
Figura 2. Diagrama de tiempos del contador de la Figura 1.
En el diagrama de tiempos, las formas de onda de las salidas Q0 y Q1 se muestran en
función de los impulsos de reloj, como ilustra la Figura 2. Para simplificar, las transiciones
de Q0, Q1 y los impulsos de reloj se muestran como simultáneos, aunque se trate de un
contador asíncrono. Existe, por supuesto, un ligero retardo entre las transiciones de CLK y
Q0 y las transiciones de Q0 ‘y Q1.
Observe en la Figura 2, que el contador de 2 bits dispone de cuatro estados diferentes,
como cabría esperar de dos flip-flops (22 = 4). Además, téngase en cuenta que si Q0
representa el bit menos significativo (LSB) y Q1 representa el bit más significativo (MSB), la
secuencia de los estados del contador representa una secuencia de números binarios,
como se muestra en la Tabla 1.
Puesto que pasa por una secuencia binaria, el contador de la Figura 1 es un contador
binario. En realidad, cuenta el número de impulsos de reloj hasta el tercero y, en el cuarto
impulso, inicia un nuevo ciclo a partir de su estado original (Q0 = 0, Q1 = 0). El inicio de un
nuevo ciclo (recycle, término que se aplica comúnmente al funcionamiento de los
contadores) se refiere a la transición del contador de su estado final a su estado original.
Tabla 1. Secuencia de estados binarios para el contador de la Figura 1.
CONTADOR SÍNCRONO.
El término síncrono se refiere a los eventos que tienen una relación temporal fija entre sí. Un
contador síncrono es aquel en el que todos los flip-flops del contador reciben en el mismo
instante la señal de reloj.
Contador binario síncrono de 2 bits.
La Figura 3. Muestra un contador binario síncrono de 2 bits. Observe que debe utilizarse
una disposición distinta a la del contador asíncrono para las entradas J1 y K1 de FF1, con el
fin de poder conseguir una secuencia binaria.
El funcionamiento de este contador síncrono es el siguiente: en primer lugar, se supone
que el contador se encuentra inicialmente en el estado binario 0; es decir, los dos flip-flops
se encuentran en estado RESET. Cuando se aplica el flanco positivo del primer impulso de
reloj, FF0 bascula, por lo que Q0 se pone a nivel ALTO. ¿Qué le ocurre a FF1 en el flanco
positivo de CLK1? Para averiguarlo, vamos a fijarnos en las condiciones de entrada de FF1.
Las entradas J1 y K1 están ambas a nivel BAJO, ya que están conectadas a Q0, y ésta todavía
no se ha puesto a nivel ALTO. Recuerde que existe un retardo de propagación desde el
flanco de disparo del impulso de reloj hasta que, realmente, se realiza la transición en la
salida Q. Por tanto, J = 0 y K = 0 cuando se aplica el flanco anterior del primer impulso de
reloj. Ésta es una condición de no cambio y, por tanto, FF1 no cambia de estado.
Figura 3. Contador binario síncrono de dos bits.
En la Figura 4(a) se muestra una parte del diagrama de tiempos de esta fase del
funcionamiento del contador.
Después de CLK1, Q0 = 1 y Q1 = 0 (que corresponde al estado binario 1). Cuando se produce
el flanco anterior de CLK2, FF0 bascula y Q0 se pone a nivel BAJO. Puesto que FF1 tiene un
nivel ALTO (Q0 = 1) en sus entradas J1 y K1 durante el flanco de disparo del impulso de reloj,
el flip-flop bascula y Q1 pasa a nivel ALTO. Por `tanto, después de CLK2, Q0 = 0 y Q1 = 1 (que
corresponde al estado binario 2). En la Figura 4(b) se muestra en detalle esta parte del
diagrama de tiempos para esta condición.
Cuando se produce el flanco anterior de CLK3, FF0 bascula de nuevo al estado SET (Q0 = 1)
y FF1 permanece en estado SET (Q1 = 1), ya que sus entradas J1 y K1 están ambas nivel
BAJO (Q0 = 0). Tras este flanco de disparo, Q0 = 1 y Q1 = 1 (que corresponde al estado
binario 3). En la Figura 4(c) se muestra en detalle el diagrama de tiempos para esta
condición.
Finalmente, durante el flanco anterior de CLK4, Q0 y Q1 se ponen a nivel BAJO, dado que
ambos flipflops están en modo de basculación debido al valor presente en sus entradas J y
K. En la Figura 4(d) se muestra en detalle el diagrama de tiempos para esta condición. El
contador acaba de iniciar un nuevo ciclo a partir de su estado original, 0 binario.
Figura 4. Diagramas de tiempos para un contador síncrono de 2 bits (los retardos de
propagación de ambos flip-flops se consideran iguales).
El diagrama de tiempos completo del contador de la Figura 3. Se muestra en la Figura 5.
Observar que todas las transiciones de las señales son coincidentes; es decir, no se indican
los retardos de propagación. Aunque los retardos son un factor importante en el
funcionamiento de un contador síncrono, se suelen omitir para simplificar los diagramas
de tiempos generales. Si no se muestran los pequeños retardos y las diferencias de
temporización, se puede conseguir relacionar mejor las señales resultantes de un circuito
lógico. Sin embargo, en circuitos digitales de alta velocidad, estos pequeños retardos son
una consideración importante en el diseño y la localización de averías.
Figura 5. Diagrama de tiempos del contador de la Figura 3.
SIMULACIÓN EN PROTEUS.
Circuito contador módulo 6
Contador MOD 12 UP binario
Reloj digital que indica los segundos, minutos y horas usando el 74LS90
