ÍNDICE

PRELIMINARES
MODALIDAD ABIERTA Y A DISTANCIA

BIMESTRE
PRIMER
Arquitectura de Computadores

SEGUNDO
BIMESTRE
Guía didáctica
4 créditos

SOLUCIONARIO
Titulación
Ciclo

5 ¡ Informática
 ÍNDICE
PRELIMINARES
UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA
La Universidad Católica de Loja

MODALIDAD ABIERTA Y A DISTANCIA

BIMESTRE
PRIMER
Departamento de Ciencias de la Computación y Electrónica
Sección Electrónica y Telecomunicaciones

SEGUNDO
BIMESTRE
Arquitectura de Computadores

SOLUCIONARIO
Guía didáctica
4 créditos

Titulación Ciclo

¡ Informática V

Autores:
Ing. Greyson Paúl Alberca Prieto
Ing. Silvana del Cisne Jiménez Rey

Asesoría virtual:
18507 www.utpl.edu.ec
 ÍNDICE
PRELIMINARES
BIMESTRE
PRIMER
SEGUNDO
BIMESTRE
SOLUCIONARIO
ARQUITECTURA DE COMPUTADORES
Guía didáctica
Greyson Paúl Aberca Prieto
Silvana del Cisne Jiménez
UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA

CC Ecuador 3.0 By NC ND
Diagramación, diseño e impresión:
EDILOJA Cía. Ltda.
Telefax: 593-7-2611418
San Cayetano Alto s/n
www.ediloja.com.ec
[email protected]
Loja-Ecuador

Primera edición

ISBN-978-9942-08-032-5

Maquetación y diseño digital:

EDILOJA Cía. Ltda.

Primera edición

ISBN digital-978-9942-04-220-0

Esta versión digital y física ha sido acreditada bajo la licencia Creative Commons Ecuador 3.0 de reconocimiento -no comercial- sin obras
derivadas; la cual permite copiar, distribuir y comunicar públicamente la obra, mientras se reconozca la autoría original, no se utilice con
fines comerciales ni se realicen obras derivadas. http://www.creativecommons.org/licences/by-nc-nd/3.0/ec/

Octubre 2017
 ÍNDICE
2. Índice

PRELIMINARES
2. Índice................................................................................................................................. 4
3. Introducción.................................................................................................................... 6

BIMESTRE
PRIMER
4. Lineamientos generales del modelo educativo basado en
competencias y créditos académicos UTPL-ECTS............................................ 7
4.1. Competencias genéricas............................................................................................. 8
4.2. Competencias específicas........................................................................................... 8

5. Bibliografía..................................................................................................................... 9

SEGUNDO
BIMESTRE
5.1. Básicas....................................................................................................................... 9
5.2. Complementaria......................................................................................................... 9
Direcciones Electrónicas........................................................................................................ 10

6. Orientaciones generales para el estudio........................................................... 11

SOLUCIONARIO
7. Proceso de enseñanza-aprendizaje para el logro de competencias..... 13

PRIMER BIMESTRE

7.1. Planificación para el trabajo del alumno.................................................................... 13

7.2. Sistema de evaluación de la asignatura (primero y segundo bimestres).................. 15
7.3. Orientaciones específicas para el aprendizaje por competencias............................... 16
Unidad 1: Introducción a la arquitectura de computadores....................................................... 16
1.1. Organización y arquitectura........................................................................................ 16
1.2. Estructura y funcionamiento....................................................................................... 16
1.3. Historia de los computadores..................................................................................... 17
1.4. Máquina de Neumann................................................................................................ 17
1.5. Diseño buscando mejores prestaciones...................................................................... 20
Autoevaluación 1.................................................................................................................. 24
Unidad 2: Perspectiva de ato nivel de funcionamiento e interconexiones del computador.......... 26
2.1. Componentes del computador.................................................................................... 26
2.2. Funcionamiento del computador................................................................................ 26
2.3. Estructuras de interconexión....................................................................................... 28
2.4. Interconexión con buses............................................................................................. 28
Autoevaluación 2.................................................................................................................. 31
Unidad 3: Memoria caché....................................................................................................... 33
3.1. Conceptos básicos sobre sistemas de memoria......................................................... 33
3.2. Principios básicos de las memorias caché.................................................................. 34
3.3. Elementos de diseño de una caché............................................................................ 35
Autoevaluación 3.................................................................................................................. 40
 ÍNDICE
PRELIMINARES
SEGUNDO BIMESTRE

7.4. Planificación para el trabajo del alumno.................................................................... 41

7.5. Orientaciones específicas para el aprendizaje por competencias............................... 43

BIMESTRE
Unidad 4: Entrada y salida (E/S)............................................................................................. 43

PRIMER
4.1. Dispositivos externos.................................................................................................. 43
4.2. Módulos de E/S......................................................................................................... 44
4.3. E/S programada........................................................................................................ 45
4.4. E/S mediante interrupciones..................................................................................... 45
4.5. Acceso directo a memoria (DMA).............................................................................. 46

SEGUNDO
BIMESTRE
Autoevaluación 4.................................................................................................................. 48
Unidad 5: Aritmética del computador...................................................................................... 49
5.1. La unidad aritmético-lógica......................................................................................... 49
5.2. Representación de enteros......................................................................................... 49

SOLUCIONARIO
5.3. Aritmética con enteros................................................................................................ 50
5.4. Representación en coma flotante............................................................................... 52
Autoevaluación 5.................................................................................................................. 55
Unidad 6: Estructura y funcionamiento del procesador............................................................. 56
6.1. Organización del procesador...................................................................................... 56
6.2. Organización de los registros..................................................................................... 56
6.3. Ciclo de instrucción..................................................................................................... 57
6.4. Segmentación de instrucciones.................................................................................. 58
Autoevaluación 6.................................................................................................................. 61

8. Solucionario.................................................................................................................... 62
 ÍNDICE
Guía didáctica: Arquitectura de Computadores

3. Introducción

PRELIMINARES
Una de las materias troncales con 4 créditos que se dicta en la carrera de Ingeniería en Informática, en
la Modalidad Abierta y a Distancia, es Arquitectura de Computadores que se ubica en el quinto ciclo.

BIMESTRE
PRIMER
Dentro de la formación de un Ingeniero en Informática, conocer las arquitecturas computacionales es
fundamental, ya que muchas de las actividades profesionales exigen un conocimiento en este campo.
Por lo que el estudio de esta materia se constituye en uno de los pilares fundamentales debido a que en
ella se enseñan los componentes computacionales con cada una de sus especificaciones funcionales.

SEGUNDO
BIMESTRE
Por ello, el propósito que se persigue con la asignatura es desarrollar las competencias básicas y necesarias
para que el alumno esté en capacidad de analizar y resolver los problemas aplicando métodos de la
ciencia y la ingeniería como también a aplicar la lógica matemática en el contexto de las Ciencias de la
Computación, con proyección, al diseño de circuitos, programación, análisis y desarrollo de algoritmos.

SOLUCIONARIO
En el esfuerzo de cimentar la arquitectura de los computadores, la asignatura se ha organizado de la
siguiente manera: En el primer bimestre se estudiarán tres unidades correspondientes a los conceptos
fundamentales de la estructura y organización, los sistemas de interconexión de cada uno de los
componentes computacionales y finalmente la organización y funcionamiento de la memoria caché.
Mientras que en el segundo bimestre los contenidos a cubrir se relacionan con los sistemas de entrada
y salida(E/S), la aritmética que se utiliza dentro del procesador y la estructura y funcionamiento del
procesador.

El reto está planteado, los resultados de su formación personal y profesional depende de su esfuerzo y
responsabilidad. Expresamos un cordial saludo y a su vez le invitamos a que juntos llevemos adelante el
estudio de la materia. Estamos dispuestos a ser parte de su proceso de aprendizaje.

Muchos éxitos. ¡Adelante!

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 6

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

4. Lineamientos generales del modelo educativo basado en

competencias y créditos académicos UTPL-ECTS

PRELIMINARES
Señor estudiante: recuerde que usted ha iniciado su formación de tercer nivel con un sistema educativo
basado en el desarrollo de competencias a través de créditos académicos. Este modelo le convierte
a usted en protagonista de su propia formación y al profesor en mediador de las experiencias de
aprendizaje.

BIMESTRE
PRIMER
Surge entonces la necesidad de que tenga claro dos conceptos fundamentales competencia y crédito
académico.

• ¿Qué es una competencia? Entendemos por competencia el conjunto de actitudes, habilidades

y conocimientos que el alumno adquiere e incorpora según sus características personales y
experiencias laborales y, que se ponen de manifiesto en el desempeño de la actividad profesional.

SEGUNDO
BIMESTRE
Las competencias se adquieren a lo largo del proceso formativo de la carrera y se desagregan en
objetivos de aprendizaje propuestos en cada asignatura.

Elementos de una competencia. Tres son los elementos que podemos distinguir en toda
competencia:

SOLUCIONARIO
 Actitudes: son predisposiciones y comportamientos ante situaciones concretas.

 Habilidades: son destrezas para ejecutar con éxito tareas, utilizar procedimientos y realizar
trabajos. Se desarrollan a través de la práctica y la experiencia.

 Conocimientos: constituyen los contenidos científicos, conceptuales, teóricos, conocidos también

como el aprendizaje académico.

• ¿Qué es un crédito académico UTPL/ECTS en la Modalidad a Distancia?

Un crédito académico es la unidad de medida del trabajo del estudiante, implica 32 horas de trabajo
del alumno (29 horas de trabajo autónomo y 3 horas de interacción) 1.

Los créditos académicos que el estudiante irá acumulando en el transcurso de la carrera involucran:
aprendizaje autónomo (estudio personal), tareas de investigación, interacción en el Entorno Virtual de
Aprendizaje (EVA), participación en tutorías, videoconferencias y otros eventos académicos (Jornadas,
seminarios, cursos, congresos avalados por la UTPL), prácticas académicas, pasantías preprofesionales
y de vinculación con la colectividad; actividades de evaluación; así como la realización del trabajo de
titulación.

El modelo adoptado por la UTPL contempla dos tipos de competencias: genéricas y específicas.

 Competencias genéricas: son aquellas capacidades (actitudes, habilidades y conocimientos)

comunes a todas las profesiones que se ofrecen en la UTPL. Constituyen una parte fundamental
del perfil que el estudiante debe desarrollar durante su formación.

 Competencias específicas: son propias de la titulación, aportan a la cualificación específica para

la profesión, dándole consistencia social y profesional al perfil formativo.

• Estructura general del programa formativo

1 CONESUP (2008): Reglamento del Régimen Académico del Sistema Nacional de Educación Superior, art. 18.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 7

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Las unidades académicas o escuelas de la UTPL han estructurado el programa formativo

contemplando cinco ámbitos o bloques de asignaturas: formación básica (10%); genéricas de

PRELIMINARES
carrera (15%); troncales (35%) complementarias (10%); libre configuración (10%) y además, el
Practicum que comprende las Pasantías preprofesionales y de vinculación con la colectividad y
Practicum Académico (20%).

4.1. Competencias genéricas

BIMESTRE
1. Capacidad de aplicar los conocimientos en la práctica

PRIMER
2. Conocimiento sobre el área de estudio

3. Capacidad de investigación

SEGUNDO
BIMESTRE
4. Habilidades para buscar, procesar y analizar información procedentes de fuentes diversas

5. Capacidad creativa e innovadora

6. Capacidad para organizar y planificar el tiempo

SOLUCIONARIO
7. Habilidad para trabajar en forma autónoma

8. Habilidades en el uso de las tecnologías de la TIC´s

9. Compromiso ético

4.2. Competencias específicas

Estas competencias se encuentran detalladas en la planificación de cada bimestre.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 8

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

5. Bibliografía

PRELIMINARES
5.1. Básicas

ÿ Stallings, W. (2006). Organización y arquitectura de computadores, Madrid (España), PEARSON

Prentice Hall.

BIMESTRE
PRIMER
El texto de Organización y arquitectura de computadores hace un amplio análisis de los
componentes computacionales y los sistemas de interconexión. Esta organizado en cinco partes
detalladas en las primeras páginas. Además contiene ejemplos que le permitirán desarrollar los
ejercicios propuestos al final de cada unidad. En esta materia nosotros revisaremos solamente las
tres primeras secciones.

SEGUNDO
BIMESTRE
ÿ Alberca, G. y Jiménez, S. (2011). Guía didáctica de Arquitectura de Computadores. Loja- Ecuador,
UTPL.

SOLUCIONARIO
Guía didáctica diseñada para el estudio de la materia de Arquitectura de Computadores en la
carrera de Ingeniería en Informática de la Modalidad Abierta y a Distancia de la Universidad
Técnica Particular de Loja. Esta guía le permitirá orientar su proceso de aprendizaje mediante la
explicación de los temas que se estudian optimizando el proceso de enseñanza aprendizaje.

5.2. Complementaria

RECURSOS OCW

ÿ Garay, N. y Otros. (2009). Arquitectura de computadores I. Departamento de Arquitectura y

Tecnología de Computadores. Facultad de Informática. Universidad del País Vasco.[En línea].
Disponible en : http://ocw.ehu.es/ensenanzas-tecnicas /arquitectura-de-computadores-i/Course_
listing. [Consulta 04/05/2011].

El presente recurso OCW lo utilizaremos para apoyar los siguientes temas: la unidad de control,
la unidad aritmético/lógica, la estructura de la memoria principal, el subsistema de entrada/
salida y la conexión entre subsistemas mediante buses. También como complemento y apoyo a
los conceptos teóricos, existen ejercicios, prácticas de laboratorio para trabajar el subsistema de
entrada/salida y manipular el hardware típico de un ordenador personal.

ÿ Puente V. y Abad, P.(2011). Arquitectura e ingeniería de computadores. Departamento de Electrónica

y Computadores. Universidad de Cantabria.[En línea]. Disponible en: http://ocw.unican.
es/ensenanzas-tecnicas/arquitectura-e-ingenieria-de-computadores/programa. [Consulta
05/05/2011]

El presente OCW contiene temas utilizados para describir los fundamentos de diseño de
computadores, repertorio de instrucciones, memoria caché. Además contiene actividades que el
estudiante puede desarrollar para apoyar su aprendizaje.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 9

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Direcciones Electrónicas

PRELIMINARES
ÿ Stallings, W.(2011). Instructor Resources, Computer Organization And Architecture. [En línea].
Disponible en: http://www.box.net/shared/r7evm4jr0d/1/11070107/212600690/1#/shared/
r7evm4jr0d/1/11070107. [Consulta 4/05/2011].

BIMESTRE
Aquí podrá encontrar un conjunto de erratas del texto. Es importante que revise estas

PRIMER
consideraciones.

ÿ Sutter, G. (2008). Organización y estructura de la memoria cache. Ampliación: Políticas de ubicación

en la cache.(transparencias). Universidad Autónoma de Madrid.[En línea]. Disponible en: http://
arantxa.ii.uam.es/~gsutter/arq/Arqcap2_extrasUbic.pdf. [Consulta 04/05/2011].

SEGUNDO
BIMESTRE
En esta referencia se revisa conceptos relacionados con la Memoria Caché, respecto a la función
de correspondencia, políticas de escritura.

ÿ Aylagas, P. (2007). Notas y transparencias de Arquitectura de computadores. Arquitectura de

SOLUCIONARIO
Computadores. Universidad Politécnica de Madrid.[En línea]. Disponible en: http://www.dia.eui.
upm.es/asignatu/arq_com/Paco/Transpaco. htm. [Consulta 04/05/2011].

Estas notas y transparencias no pretenden en modo alguno servir de alternativa a cualquiera de

los libros de texto indicados en la bibliografía . Sólo son las transparencias de clase con sus notas
y comentarios de un curso de 30 horas de introducción a la Arquitectura de Computadores, y
simplemente intentan servir de apoyo para su aprendizaje.

ÿ Quintana, F. (2007). Segmentación. Transparencias del Curso Estructura de computadores de

la Universidad de la Palmas de Gran Canaria.[En línea]. Disponible en: http://serdis.dis.ulpgc.
es/~itis-ec/Documentacion/Transparencias %20y%20problemas/Tema1_segmentacion/tema1_
segmentacion.pdf. [Consulta 04/05/2011].

El recurso nos permitirá apoyar el tema de segmentación revisado en la unidad 6. Un conjunto de

transparencias con imágenes ilustrativas que abordan la segmentación en los computadores.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 10

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

6. Orientaciones generales para el estudio

PRELIMINARES
La asignatura arquitectura de computadores, al ser una materia troncal de la Ingeniería en Informática,
constituye una de las bases fundamentales para la formación del estudiante dentro de su área profesional,
por lo tanto, ofrecemos algunas orientaciones que seguro le ayudarán en su estudio:

BIMESTRE
PRIMER
• La guía didáctica y un texto básico, los mismos que se detallaron en la bibliografía, y cuya finalidad
es la de orientar en el aprendizaje y especificar las diversas actividades que deberá cumplir. Es por
ello que se recomienda trabajar en forma paralela la guía con el texto básico.

• Debido a la temática que se desarrolla dentro de la asignatura, la mejor forma de estudiar y evaluar
el avance de los contenidos es a través de la resolución de problemas para lo cual se contará con

SEGUNDO
BIMESTRE
una sección de autoevaluación utilizada para este fin.

• Tenga presente que los contenidos están divididos en dos partes, para el primer bimestre
estudiaremos las unidades 1 a 3 y para el segundo bimestre abordaremos las unidades de 4 a

SOLUCIONARIO
6. Además es importante que escoja un lugar tranquilo, bien iluminado para el estudio de la
asignatura.

• Lea detenidamente cada uno de los capítulos del texto básico y utilice técnicas de estudio como
el subrayado, resúmenes, cuadros sinópticos, mentefactos y/o cualquier estrategia de aprendizaje
de acuerdo a su manera de aprender.

• Como parte de su autoaprendizaje es recomendable que resuelva las autoevaluaciones ubicadas

al final de cada unidad de estudio, hágalas sin consultar ningún documento y luego verifique las
respuestas en el solucionario ubicado al final de la guía didáctica.

• Los trabajos a distancia. Un conjunto de actividades teóricas y prácticas que deben desarrollarse
obligatoriamente con el fin de evaluar el progreso en el desarrollo de los contenidos. Existen 2
evaluaciones a distancia, una por cada bimestre, que deben entregarse en su centro de estudios
en las fechas señaladas por la Universidad. Cada trabajo tiene una valoración de seis puntos y son
requisito para presentarse a la evaluación presencial. Los 6 puntos se los obtiene de la siguiente
manera: 2 puntos por responder a preguntas objetivas, 2 puntos por resolver los ejercicios de
la parte de ensayo y 2 puntos por participación en el EVA. (Para nuestra materia existen 2 foros
obligatorios por bimestre, evaluaciones en línea, tareas extra, retroalimentaciones, encuestas, los
mismos que deben desarrollarse en el EVA).

• Ingrese al EVA semanalmente, ahí encontrará información que le será de gran ayuda para la
comprensión de la asignatura (videos, audios grabados por el tutor, preguntas de compañeros,
diapositivas, ejercicios resueltos, etc.).

• Asista a la videoconferencia, en la que se explicará sobre los temas de la asignatura y participe con
preguntas e inquietudes que surjan en el desarrollo de los contenidos.

• Un curso OCW, el enlace a este curso lo puede revisar en la bibliografía complementaria, que le
ayudará a profundizar algunos conceptos. Las lecturas de los temas de este curso, se recomiendan
en las secciones finales de cada capítulo de la guía de estudio.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 11

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

• Para poder recibir ayuda por el profesor (es) – tutor (es) en su aprendizaje, usted puede utilizar los
medios de comunicación, el correo electrónico, Entorno Virtual de Aprendizaje (EVA), chat, línea

PRELIMINARES
telefónica.

• Además le recomendamos revisar la “planificación para el trabajo del alumno”, este cuadro le da una
visión global de la asignatura, pues allí se encuentran las competencias genéricas, competencias
específicas e indicadores de logro por cada uno de los bimestres así mismo puede revisar los
contenidos a abordarse, las actividades de aprendizaje y el tiempo estimado para el estudio de

BIMESTRE
cada una de las asignaturas.

PRIMER
• Si tiene alguna inquietud acerca de los temas tratados puede ubicar sus dudas en el foro o también
en el twitter del EVA, para que sus compañeros puedan beneficiarse de las respuestas y aprender
colaborativamente.

SEGUNDO
BIMESTRE
Esperamos que todas y cada una de estas recomendaciones contribuyan al aprendizaje exitoso de
esta asignatura. Como parte adicional que se incluye en la guía didáctica usted se podrá guiar con los
siguientes iconos que le indicarán la acción a realizar en cada unidad:

SOLUCIONARIO
Indicaciones del profesor

Revisar texto básico

Buscar información en Internet

Interactividad en el EVA. Participe en foros

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 12

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

7. Proceso de enseñanza-aprendizaje para el logro de competencias

PRELIMINARES
PRIMER BIMESTRE

BIMESTRE
7.1. Planificación para el trabajo del alumno

PRIMER
CONTENIDOS CRONOGRAMA
COMPETENCIAS INDICADORES DE
ACTIVIDADES DE APRENDIZAJE ORIENTATIVO
ESPECÍFICAS APRENDIZAJE
Unidades/Temas Tiempo estimado

SEGUNDO
BIMESTRE
Comprender, Enuncia la historia UNIDAD 1: • Inicie con la lectura de capítulo Semana 1 y 2 :
analizar y resolver de evolución de los INTRODUCCIÓN A LA 1 del texto básico, con las
problemas computadores. ARQUITECTURA DE secciones 1.1 y 1.2. Conteste las 12 horas de
aplicando los COMPUTADORES interrogantes propuestas de la autoestudio.
métodos de Identifica la guía.
la ciencia y la estructura de un 1.1. Organización y 8 horas de
ingeniería. computador. arquitectura • Participe en el foro del EVA con interacción en el

SOLUCIONARIO
la temática propuesta por el EVA por semana.
Elabora 1.2. Estructura y profesor.
microprogramas Funcionamiento
con los códigos de • Realice una lectura capítulo 2 del
operación de la IAS. 1.3. Historia de los texto básico, en las sección 2.1,
computadores 2.2 y conteste los interrogantes
Utiliza el conjunto propuestas de la guía
de instrucciones IAS 1.4. Máquina de
para la resolución Neuman • Revise los problemas resueltos
de problemas. en la guía de estudios de la
1.5. Diseño buscando primera unidad.
mejores
prestaciones • Realice la autoevaluación de la
unidad 1.

• Empiece con la resolución

de las evaluación a distancia
correspondiente al primer
bimestre.
Analiza las UNIDAD 2: PERSPECTIVA • Continúe conla lectura del Semana 3 y 4:
diferentes DE ALTO NIVEL DEL capítulo 3 del texto básico,
estructuras de FUNCIONAMIENTO en las sección 3.1, 3.2, 3.3, 3.4. 12 horas de
interconexión entre Y DE LAS Luego conteste los interrogantes autoestudio.
los componentes INTERCONEXIONES  DEL propuestas de la guía.
del computador. COMPUTADOR 8 horas de
• Participe colaborativamente en interacción en el
2.1. Componentes del el foro del EVA con la temática EVA por semana
computador propuesta por el profesor.

2.2. Funcionamiento del • Revise los problemas resueltos

computador en la guía de estudios de la
primera unidad.
2.3. Estructuras de
interconexión • Afine sus conocimientos con el
desarrollo de la autoevaluación
2.4. Interconexión con de la unidad 2.
buses
• Continúe con la resolución de la
evaluación a distancia del primer
bimestre.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 13

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

CONTENIDOS CRONOGRAMA
COMPETENCIAS INDICADORES DE

PRELIMINARES
ACTIVIDADES DE APRENDIZAJE ORIENTATIVO
ESPECÍFICAS APRENDIZAJE
Unidades/Temas Tiempo estimado

Aplica los UNIDAD 3: MEMORIA • Revise el capítulo 4 del texto Semana 5 y 6:

conceptos CACHÉ básico, en las secciones 4.1,
relacionados con la 4.3, 4.4. Luego conteste los 12 horas de
memoria Caché. 3.1. Conceptos básicos interrogantes propuestas de la autoestudio.
sobre sistemas guía.
Analiza el flujo de memoria de 8 horas de

BIMESTRE
de información computadores • Ejecute un programa emulando interacción en el

PRIMER
entre las diferentes la memoria caché y participe con EVA por semana.
funciones de 3.2. Principios básicos los resultados en el foro.
correspondencia. de las memorias
caché • Mejore sus conocimientos en la
actividad de autoevaluación de
3.3. Elementos de la unidad 2.
diseño de la caché

SEGUNDO
BIMESTRE
• Finalice la resolución de la
evaluación a distancia del primer
bimestre.
Unidades de la 1 a la 3 • Revise los contenidos de las Semana 7 y 8:
autoevaluaciones y evaluación
a distancia como preparación 12 horas de

SOLUCIONARIO
para la evaluación presencial autoestudio.
correspondiente al primer
bimestre. 8 horas de
interacción en el
EVA por semana.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 14

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

7.2. Sistema de evaluación de la asignatura (primero y segundo bimestres)

PRELIMINARES
Formas de evaluación 2. Heteroevaluación
Evaluación a Evaluación

1. Autoevaluación *
distancia ** presencial

3. Coevaluación
Interacción en el EVA
Parte de ensayo

Prueba objetiva
Parte objetiva

BIMESTRE
PRIMER
Competencia: criterio
Comportamiento ético X X X X X
Cumplimiento, puntualidad,
Actitudes

SEGUNDO
X X X X

BIMESTRE
responsabilidad
Esfuerzo e interés en los trabajos X X X X
Respeto a las personas y a las
normas de comunicación
X

SOLUCIONARIO
Creatividad e iniciativa X X
Habilidades

Contribución en el trabajo
colaborativo y de equipo
X X

Presentación, orden y ortografía X X

Emite juicios de valor
argumentadamente
X X X X

Dominio del contenido X X X X X

Conocimientos

Investigación (cita fuentes de

consulta)
X X X

Aporta con criterios y soluciones X X

Análisis y profundidad en el
desarrollo de temas
X X
Máximo 1 punto

PORCENTAJE 10% 20% 30% 70%

Estrategia de
aprendizaje

presenciales y en el
evaluación a
(completa la

distancia)

Puntaje 2 4 6 14
Actividades

EVA

TOTAL 20 puntos
Para aprobar la asignatura se requiere obtener un puntaje mínimo de 28/40 puntos, que equivale al 70%.

* Son estrategias de aprendizaje, no tienen calificación; pero debe responderlas con el fin de autocomprobar su
proceso de aprendizaje.
** Recuerde que la evaluación a distancia consta de dos partes: una objetiva y otra de ensayo, debe desarrollarla
y entregarla en su respectivo centro universitario.

Señor estudiante:
Tenga presente que la finalidad de la valoración cualitativa es
principalmente formativa.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 15

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

7.3. Orientaciones específicas para el aprendizaje por competencias

PRELIMINARES
Unidad 1: Introducción a la arquitectura de computadores

BIMESTRE
PRIMER
Esta es la primera de seis unidades que se estudiarán durante el presente ciclo de estudios
y tiene como finalidad introducirlo en la estructura y funcionamiento de los computadores.
Al inicio se analizarán algunos conceptos relacionados con los computadores para luego
revisar la historia de la computación. En esta sección se estudiará detenidamente la máquina
de Von Neumann (IAS), su estructura, sus características y el conjunto de instrucciones. Al

SEGUNDO
BIMESTRE
finalizar esta unidad encontrará un conjunto de ejercicios y actividades propuestas para
afianzar su aprendizaje. Luego de este breve preámbulo iniciemos con el primer tema.

1.1. Organización y arquitectura

SOLUCIONARIO
Conocer sobre la organización y la arquitectura de computadores previo al estudio de sus componentes
es fundamental para tener una visión amplia de los contenidos que se abordan en el presente ciclo.

Inicie con el estudio del texto básico en el capítulo 1: Introducción, sección 1.1 con el tema
Organización y arquitectura.

Este tema comenta la naturaleza y características de los computadores como base fundamental para
la ubicación de las partes de la computadora y la función de cada una de ellas. Se recomienda que
una vez comprendidas las características antes mencionadas describa con sus propias palabras la
organización y la arquitectura del computador. ¿Qué le pareció este primer tema? Interesante ¿verdad?
bien, continuemos.

1.2. Estructura y funcionamiento

El estudio del texto básico debe hacerse desde lo más simple a lo más complejo, es por eso que la
estructura y el funcionamiento se lo presenta de manera global. Continuemos con el estudio de los
componentes de forma individual y sus interrelaciones.

Ahora retome el texto básico en el capítulo 1, sección 1.2 Estructura y funcionamiento.

Luego que ha estudiado el tema, observe la figura 1.5 y figura 1.6. Aquí se muestra un detalle de la
estructura de un computador. Analice cada estructura y cómo estas se dividen en subestructuras. Por
ejemplo la unidad de control tiene como subestructuras: lógica secuencial, registros y decodificadores
y memoria de control. Ahora usted puede describir cuales son las subestructuras de ALU, Bus Interno y
Registros.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 16

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

¿Ha comprendido los temas antes mencionados? ¿Podría describir con sus propias palabras

PRELIMINARES
la diferencia entre organización y arquitectura de un computador? ¿Cuáles son las posibles
operaciones en un computador? ¿Describa las partes de la unidad de control? Si ha
comprendido estos temas ahora continúe con la historia de los computadores.

1.3. Historia de los computadores

La historia ha demostrado el avance impresionante que ha tenido la tecnología computacional. Nos

BIMESTRE
PRIMER
encontramos en una era donde la evolución informática se debe a esos grandes pensadores y creadores
de nuevas arquitecturas computacionales. Revisemos las actividades propuestas para comprender el
tema en el texto básico. En medida de lo posible trate de realizar estas actividades con otros compañeros
de su localidad para que puedan beneficiarse del trabajo en grupo. En caso de tener algún tipo de
inconveniente no dude en hacerlo partícipe a su profesor.

SEGUNDO
BIMESTRE
Lea comprensivamente el texto básico en el capítulo 1, sección 2.1. Una breve descripción de
los computadores

SOLUCIONARIO
Interactividad en el EVA: participe en el primer foro propuesto y comente los aportes de dos
de sus compañeros. Por favor trate de crear un ambiente de discusión para el aprendizaje.

1.4. Máquina de Neumann

Actualmente la gran mayoría de computadores están basados en la arquitectura de Neumann. Su
origen esta dado a raíz del proyecto ENIAC del matemático húngaro John Von Neumann. Revisemos a
continuación sus especificaciones.

Revise el texto básico en el capítulo 2, sección 2.1. Una breve historia de los computadores,
el tema “La máquina de von Neumann”.

Algunos puntos importantes a considerar para abordar el aprendizaje en este tema:

- Primero, tenga en cuenta las características que definen la máquina de Neuman como la cantidad
de palabras de la memoria IAS, el formato de la memoria IAS (palabra número y palabra instrucción),
cada uno de los registros que utiliza (MBR, MAR,IR, IBR, PC, AC, MQ).

- Segundo, las figura 2.2, figura 2.3 y figura 2.4 son clave para el desarrollo de los ejercicios
relacionados con el tema. Estudie y comprenda completamente su funcionamiento.

- Tercero, la tabla 2.1 contiene el conjunto de instrucciones IAS, cuyo propósito es construir
microprogramas para realizar operaciones sencillas. Estas microinstrucciones son similares a las
utilizadas en el código assembler. No es necesario que se memorice todas las microinstrucciones
pero sí que identifique para qué sirve cada una de ellas.

- Finalmente, la construcción de un microprograma en IAS se lo hace ubicando secuencialmente el

conjunto de instrucciones IAS de acuerdo a las problemática a resolver. Tome en cuenta que una
palabra de instrucción contiene dos instrucciones.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 17

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

A continuación se presenta un ejemplo de microprograma utilizando el conjunto de instrucciones IAS.

PRELIMINARES
Ejemplo 1.1

Objetivo del problema: encontrar el mayor de un número en una arreglo de 100 posiciones en la
memoria IAS.

Desarrollo:

BIMESTRE
PRIMER
1. Condiciones iniciales: es importante considerar que no se cuenta con instrucciones para la toma
de datos de entrada (por ejemplo ingreso por teclado) entonces se asume que el arreglo y los
valores iniciales ya están en la memoria IAS.

Memoria IAS: Datos

SEGUNDO
BIMESTRE
000 6
D 001 5
I 002 4
R A
003 1

SOLUCIONARIO
R R
E 004 2 R
C 005 3 E
C 006 4 G
I L
007 10
O O
N : 11
E : 8
S 099 9
D 100
E
101 0 Contiene cada elemento del arreglo (S)
I 102 0 Contiene el elemento mayor (B)
A Contiene el número de posiciones a repetir
S 103 99
(C )
104 1 Contiene una constate (D)

Observe que la memoria IAS se compone de direcciones de una longitud de 12 bits de acuerdo a la
definición. En este ejemplo se ha enumerado el arreglo secuencialmente desde 000 hasta 099, para que
pueda entender que se trabajarán con cien elementos. Generalmente estas direcciones se encuentran
en hexadecimales, pero para facilitar la comprensión del ejemplo se ha manejado con expresiones
decimales (en base 10). Además de las direcciones otro componente es la información misma que en
este caso son números también representados en formato decimal.

Bajo el arreglo se observa que los espacios de memoria 101, 102, 103 y 104 son utilizados temporalmente
para el proceso de obtener el mayor de los elementos.

2. Con las instrucciones de la tabla 2.1 se ha diseñado un algoritmo que permita obtener el mayor
de estos elementos. Recuerde: no se puede incluir alguna instrucción que no esté en la tabla. Se
muestra el algoritmo utilizado:

ALGORITMO

1. Inicializar a B con 0, aquí se guardará temporalmente el elemento mayor en cada comparación.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 18

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

2. Inicializar S con el primer elemento a comparar.

PRELIMINARES
3. Realizar la operación B-S.

4. Si la operación anterior es negativa, entonces ubicar en B el valor de S (indica que S es mayor).

5. Si la operación es positiva ( indica que B es mayor o igual), mantener el valor de B.

6. Asignar a S el siguiente elemento a comparar.

BIMESTRE
PRIMER
7. Volver al paso 3 hasta que se recorran todos los elementos del arreglo. (C<99).

A continuación representamos el algoritmo anterior expresado en instrucciones de IAS.

SEGUNDO
BIMESTRE
DIR IZQ DIR DER
F0 LOAD M(099) STORE M(S)
F1 LOAD M(B) SUB M(S)
F2 JUMP +M(F3,0:19) JUMP M(F6,0:19)
F3 LOAD M(C) SUB M(D)

SOLUCIONARIO
F4 STOR M(C) STOR M(F0,28:39)
F5 JUMP + M(F0,0:19) JUMP (F8,0:19)
F6 LOAD M(S) STOR M(B)
F7 JUMP (F3,0:19) ----------
F8

3. El algoritmo anterior se lo ha formalizado de tal manera que sus instrucciones se representen

dentro del formato de la figura 2.2 literal b.

Memoria IAS: instrucciones

Codop Dirección Codop Dirección

D 105 LOAD M(X) 099 STORE M(X) 101
I
I 106 LOAD M(X) 102 SUB M(X) 101
N
R 107 JUMP +M(X,0:19) 108 JUMP M(X,0:19) 111
S
R 108 LOAD M(X) 103 SUB M(X) 104
T
E 109 STOR M(X) 103 STOR M(X,8:19) 105
R
C 110 JUMP +M(X,0:19) 105 JUMP M(X,0:19) 113
111 LOAD M(X) 101 STOR M(X) 102 U
C
112 JUMP M(X,0:19) 108 --------------- ---- C
I
113 C
O
114 I
N
O
E 115 N
S
116

4. Seguido se debe hacer la “corrida de prueba” del algoritmo construido. Para ello debemos utilizar
las figuras 2.3 y figura 2.4. Los pasos a seguir son:

a. Se inicia el proceso ubicando en el PC la dirección de la primera instrucción a ejecutar. PC

=105.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 19

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

b. Se obtiene la siguiente instrucción desde la memoria en la dirección indicada por el contador

de programa y se la guarda en el registro de instrucción. MBRß M(105).

PRELIMINARES
c. Se decodifica la instrucción mediante la unidad de control. Esta se encarga de coordinar el
resto de componentes del ordenador para realizar una función determinada.

d. Se ejecuta la instrucción. Esta puede cambiar el valor del contador del programa, permitiendo
así operaciones repetitivas. El contador puede cambiar también cuando se cumpla una cierta
condición aritmética, haciendo que el ordenador pueda ‘tomar decisiones’, que pueden

BIMESTRE
PRIMER
alcanzar cualquier grado de complejidad, mediante la aritmética y lógica anteriores.

e. Se aumenta el contador de programa en la longitud de la instrucción para apuntar a la

siguiente.

f. Se repite el proceso con todas las instrucciones.

SEGUNDO
BIMESTRE
5. Ahora, se utiliza la siguiente tabla para indicar el proceso que se ha seguido:

Cambio de
PC AC M(S) M(B) M(C) M(D)
instrucción
F0 (IZQ) M(099)à9 0 0 99 1

SOLUCIONARIO
F0 (DER) 9 9 0 99 1
F1(IZQ) 0 9 0 99 1
F1(DER) (0-9)→-9 9 0 99 1
F2(IZQ) (AC>0) 9 0 99 1
F2(DER) PC=F6
F6(IZQ) M(S)→9 9 0 99 1
F6(DER) 9 9 9 99 1
F7(IZQ) PC=F3 9 9 99 1
F3(IZQ) M(C)→99 9 9 99 1
F3(DER) (99-1)→98 9 9 99 1
F4(IZQ) 98 9 9 98 1
F4(DER) 98 9 9 98 1 F1: LOAD M(098)
F5(IZQ) (AC>0), PC=F0 9 9 98 1
F0( IZQ) M(098)→8 9 9 98 1
…. … … .. .. .. ..

Una vez que ha comprendido el ejercicio realice lo siguiente:

1. Transcriba el algoritmo con representaciones hexadecimales.

2. Complete qué función cumplen los registros IBR, MBR, MAR en cada uno de los pasos
en el numeral 5.

Si ha realizado esta tarea podemos iniciar el siguiente tema. Por favor no olvide que puede
llamar a su profesor para recibir tutoría sobre el tema.

1.5. Diseño buscando mejores prestaciones

Actualmente la renovación tecnológica hace que los sistemas personales tengan grandes capacidades
de procesamiento. Además, los nuevos diseños de sistemas operativos permiten que los componentes
funcionen mucho mejor que versiones predecesoras. A continuación revisemos algunos conceptos y
factores para obtener mejores prestaciones.

Revise en el texto básico el capítulo 2, sección 2.2. Diseño buscando mejores prestaciones
en los temas: “Velocidad del microprocesador”, “Equilibrio de prestaciones”, “Mejora en la
organización y arquitectura de chips”, “Evolución del Pentium y del Power PC”.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 20

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Una vez realizada la actividad podrá describir algunos factores que se debe tomar en cuenta para el
diseño de computadoras con altas prestaciones. Ahora lo animamos a que responda las siguientes

PRELIMINARES
interrogantes.

¿A qué se refiere con el equilibrio de prestaciones en un computador?, ¿cuáles han sido las
mejoras en los microprocesadores Intel?, ¿cuál ha sido la evolución del Power PC?

BIMESTRE
PRIMER
Para reforzar los temas relacionados a la primera unidad le invitamos a que revise el tema
1 del recurso OCW de la Universidad de Cantabria, indicado en la bibliografía
complementaria.

A continuación presentamos un conjunto de ejercicios resueltos tomados de la sección Problemas del

texto básico. La numeración es la misma que en el texto.

SEGUNDO
BIMESTRE
Problemas Resueltos

Ejercicio # 2.1. Sean A = A(l), A(2)..., A(100) y B = B(l), B(2)..., B(100) dos vectores (unidimensionales) que
comprenden 1000 números cada uno, que van a ser sumados para formar un vector C, tal que C(I) = A(I)

SOLUCIONARIO
+ B(I), donde 1=1, 2..., 100. Usando el conjunto de instrucciones IAS, escribir un programa para resolver
este problema.

1. Esquema del contenido de memoria principal.

Arreglo A Arreglo B Arreglo C

D 000 6 100 1 200
I 001 5 101 5 201
R A A A
002 4 102 4 202
R R R R
003 1 103 1 203
E R R R
004 2 104 4 204
C E E E
005 3 105 3 205
C G G G
006 4 106 3 206
I L L L
007 10 107 10 207
O O O O
N : 11 : 14 :
A B C
E : 8 : 8 :
S 099 9 199 9 299

2. Conjunto de instrucciones IAS para resolver el problema.

D 300 LOAD (099) ADD(199)

I 301 STOR (299) LOAD (D1)
R 302 SUB (D4) STOR (D1)
R 303 STOR M (300, 8:19) LOAD (D2)
E 304 SUB (D4) STOR (D2)
C 305 STOR M (300, 28:29) LOAD (D3)
C
I 306 SUB (D4) STOR (D3)
O 307 STOR (301, 8:19) JUMP + M (300, 0:19)
N 308 099 D1
E 309 199 D2
S 310 299 D2
D 311 1 D4
E 312
I 313
A
S

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 21

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

3. Corrida del programa

PRELIMINARES
Proceso PC AC MAR MBR IBR IR
300 300 MAR ← 300
LOAD (099)
MBR ← M(300)
ADD(199)
IBR ← MBR(20:39)
099 ADD(199) LOAD IR ← MBR(0:7)
MAR ← MBR(8:19)
EJECUCIÓN DE LOAD

BIMESTRE
9

PRIMER
MBR ← M(099)
INSTRUCCIÓN 1 9 AC ← MBR
IR ← IBR(0:7)
199 ADD
MAR ← IBR(8:19)
Incremento de PC
301
PC=300+1
EJECUCIÓN DE ADD

SEGUNDO
9

BIMESTRE
MBR ← M(199)
18 AC ← AC+MBR
301 MAR ← 3001
STOR(299)
MBR ← M(301)
LOAD(D1)
IBR ← MBR(20:39)

SOLUCIONARIO
INSTRUCCIÓN 2 299 LOAD(D1) STOR IR ← MBR(0:7)
MAR ← MBR(8:19)
EJECUCIÓN DE STOR
18
MBR ← AC
M(299) ← MBR

Ejercicio #2.4. Dados los contenidos de memoria siguientes de un computador IAS:

Direcciones Contenidos
08A 010FA210FB
08B 010FA0F08D
08C 020FA210FB

Mostrar el código del programa en lenguaje ensamblador, empezando en la dirección 08A. Explicar lo
que hace el programa.

08A 010FA210FB = 08A 0000000100001111101000100001000011111011

El programa aplica la instrucción LOAD M(X) para la instrucción de la izquierda de la palabra y transfiere
el contenido de la posición 08A de la memoria al acumulador y ejecuta la instrucción STOR M(X) para la
instrucción de la derecha transfiriendo el contenido del acumulador a una posición de memoria X.

08B 010FA0F08D = 08B 0000000100001111101000001111000010001101

El programa aplica la instrucción LOAD M(X) para la instrucción de la izquierda de la palabra y transfiere
el contenido de la posición 08B de la memoria al acumulador y ejecuta la instrucción JUMP + M(X, 0:19)
para la instrucción de la derecha solicitando la captura de la siguiente instrucción de la mitad izquierda
de la palabra siempre y cuando el número en el acumulador no sea negativo.

08C 020FA210FB = 08C 0000001000001111101000100001000011111011

El programa aplica la instrucción LOAD–M(X) para la instrucción de la izquierda de la palabra y transfiere–

M(X) al acumulador y ejecuta la instrucción STOR M(X) para la instrucción de la derecha transfiriendo el
contenido del acumulador a una posición de memoria X.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 22

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Ejercicio #2.13. Un programa de prueba se está ejecutando en un procesador de 40 mhz. El código

objeto consta de 100.000 instrucciones, con el siguiente conjunto de instrucciones y ciclo de reloj:

PRELIMINARES
Tipo de instrucción Contador de instrucciones Ciclo de reloj

Aritméticos enteros 45.000 1

Datos transferidos 32.000 2
Punto flotante 15.000 2

BIMESTRE
Control transferidos 8.000 2

PRIMER
Determinar el CPI efectivo, la velocidad en MIPS y el tiempo de ejecución para este programa.

CPI = f/MIPS CPI es el número medio de ciclos por instrucción = 1,55 CPI
MIPS=f/CPI

SEGUNDO
BIMESTRE
T= Ic x CPI x t
t= 1/f = 1/(40mhz) = 0.025 x10-6 seg = 0.025μ seg.

DESARROLLO

SOLUCIONARIO
CPI= (45000x1 + 32000x2 + 15000x2 + 8000x2)/100000
=155000/100000

RESPUESTA CPI = 1.55

MIPS= reloj frecuencia/ (CPI x 100000)

=(40 x 1000000)/(1.55 x 100000)

RESPUESTA MIPS = 25.8

Tiempo de ejecución (t) =tiempo del contador * CPI del reloj * instrucción

=cuenta/frecuencia
=1.55 * 100000/40000000
=1.55/400

RESPUESTA tiempo de ejecución (t) = 3.87 ms.

Ha concluido el estudio de la primera unidad. Ahora le invitamos a desarrollar la siguiente actividad de

autoevaluación para afianzar los conocimientos adquiridos.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 23

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Autoevaluación 1

PRELIMINARES
Parte A: Preguntas objetivas:

Conteste con verdadero (V) o falso (F) a cada una de las siguientes expresiones, según corresponda:

BIMESTRE
PRIMER
1. ( ) Las funciones básicas de un computador son: procesamiento de datos, almacenamiento
de datos, transferencia de datos y control.

2. ( ) Sistema de interconexión es la transferencia de datos entre el computador y entorno

externo.

SEGUNDO
BIMESTRE
3. ( ) La estructura del computador está conformada por: memoria principal, interconexión
de la CPU, unidad central de procesamiento, entrada/salida.

4. ( ) La unidad de control tiene como función el procesamiento de datos del computador.

SOLUCIONARIO
5. ( ) El componente electrónico de la tercera generación de los computadores fueron los
transistores.

6. ( ) El ENIAC era una máquina decimal y no binaria.

7. ( ) El registro MBR contiene los ocho bits del código de operación de la instrucción que
se va a ejecutar.

8. ( ) La máquina de Von Neumann se basó en el concepto de programa-almacenado.

Parte B: problemas

A continuación se propone ejercicios de este capítulo tomados del texto básico: evaluación y
prestación de Computadores.

Ejercicio # 2.3. En el IAS, describir con palabras el proceso que tiene que seguir la CPU para leer un valor
de memoria, y luego para escribir un valor en memoria. Indique cómo cambian MAR, MBR, el bus de
direcciones, el bus de datos y el bus de control.

Ejercicio # 2.10. Un procesador está sincronizado por un reloj con una frecuencia constante f, o lo que es
lo mismo, un tiempo de ciclo contante T, donde T = 1/f. El tamaño de un programa se puede medir con el
número de instrucciones de máquina, o número de instrucciones Ic, que contiene el programa. Distintas
instrucciones máquina consumen distintos ciclos de reloj. Un parámetro importante es el número medio
de ciclos por instrucción de CPI de un programa. El tiempo T que el procesador necesita para ejecutar un
programa dado se puede expresar:

T = Ic x CPI x T

Esta fórmula se puede reescribir teniendo en cuenta que durante la ejecución de una instrucción, parte
del trabajo lo realiza el procesador, y parte del tiempo se está transfiriendo a, o desde memoria, una

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 24

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

palabra. En este último caso, el tiempo de transferencia depende del tiempo de ciclo de memoria, que
puede ser mayor que el tiempo de ciclo del procesador. Se puede reescribir la ecuación anterior:

PRELIMINARES
T = Ic x [p + (m x k)] x T

Donde p es el número de ciclos de procesador necesarios para decodificar y ejecutar la instrucción, m

es el número de accesos a memoria, y k es el cociente entre el tiempo de ciclo del procesador. Los cinco
factores de prestaciones de la ecuación anterior (Ic,p, m, k, T) depende de los cuatro atributos del sistema:

BIMESTRE
el diseño del conjunto de instrucciones (conocido como arquitectura del conjunto de instrucciones), de

PRIMER
la tecnología del compilador (cómo de efectivo es el compilador produciendo un programa en lenguaje
máquina a partir de un programa en un lenguaje de alto nivel), de la implementación del procesador, y
de la jerarquía de memoria y de la caché. Hacer una matriz en la que una dimensión muestre los cincos
factores de las prestaciones y la otra los cuatro atributos del sistema. Poner una X en cada celda en la que
el atributo del sistema afecte al factor de prestaciones.

SEGUNDO
BIMESTRE
Al final de esta guía encontrará una sección de solucionario en donde encontrará las respuestas de esta
autoevaluación. Si usted alcanzó el 80% de logros puede continuar adelante. ¡Felicitaciones!; de lo contrario,
se recomienda revisar nuevamente la temática para tener una mayor comprensión. ¡Ánimo, inténtelo de
nuevo!

SOLUCIONARIO
Revise sus respuestas en el solucionario que se encuentra al final de la presente guía didáctica.

Ir a solucionario

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 25

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Unidad 2: Perspectiva de ato nivel de funcionamiento e interconexiones del

computador

PRELIMINARES
Una vez estudiados los conceptos de la estructura, funcionamiento del computador, así
como la aplicación de las instrucciones IAS, es importante centrarnos en las estructuras
básicas utilizadas para la interconexión de los componentes del computador. Para estudiar
esta unidad debe hacer referencia al capítulo 3 del texto básico. Como sugerencia haga
hincapié en tres partes importantes: primero, realice un examen de las necesidades de

BIMESTRE
PRIMER
interconexión en cada uno de los componentes del computador. Segundo, estudie cada
una de las funcionalidades de los componentes descritos en la primera parte. Finalmente
analice el uso de los buses que interconectan los componentes.

Al finalizar esta unidad encontrará ejercicios resueltos y actividades propuestas para que verifique su
proceso de aprendizaje.

SEGUNDO
BIMESTRE
2.1. Componentes del computador

Gracias a la arquitectura de Neumann los computadores pueden almacenar instrucciones en memoria

SOLUCIONARIO
que luego son utilizadas para proporcionar señales de control necesarias para la reconfiguración del
hardware. Esta reconfiguración hace posible que los computadores puedan ser utilizados para diferentes
propósitos. La siguiente actividad nos introduce en este tema.

Revise el texto básico en el capítulo 3. Perspectivas de alto nivel de funcionamiento y de las

interconexiones del computador, sección 3.1. Componentes del computador.

Una vez que ha entendido la diferencia entre la programación por hardware, la programación por
software y el uso de códigos de instrucción, ahora encuentre las diferencias en las figuras 2.3 y 3.2. del
texto básico.

¿Cuáles han sido las diferencias en las figuras comentadas anteriormente? ¿Puede
nuevamente definir qué función tienen los registros PC, IR, MAR, MBR, E/S AR, E/S BR? Si ha
tenido dificultad en contestar, revise nuevamente esta sección. Superada esta actividad se
proceda con el siguiente tema.

2.2. Funcionamiento del computador

Los aspectos claves de la ejecución de un programa almacenado en memoria son descritos en esta
sección. Le sugerimos abordar el estudio de la sección con el ciclo básico de una instrucción, donde se
describe paso a paso lo que sucede en la Figura 3.5 del texto básico. Como requisito de esta actividad
es el manejo de las potencias para la obtención de la cantidad de códigos de operación y la cantidad de
palabras que se pueden direccionar directamente. A continuación revisemos el texto básico.

Continúe con la lectura el texto básico en el capítulo 3 de Perspectivas de alto nivel de

funcionamiento y de las interconexiones del computador, sección 3.2. Funcionamiento del
computador.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 26

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Para afianzar el contenido estudiado presentamos una ampliación de lo comentado en el párrafo anterior:

PRELIMINARES
La expresión 2n utilizado en el texto básico, generalmente sirve para obtener las posibles combinaciones
de un conjunto n de números binarios. Por ejemplo si se desea conocer cuantos códigos de operación se
pueden representar con 4 bits el proceso a seguir es:

24(# de bits)=16

por lo que se puede decir que con 4 bits se representan 16 códigos de operación:

BIMESTRE
PRIMER
Códigos de 4 bits Descripción
0000 … (cualquier otra microoperación)
0001 Cargar AC desde la memoria
0010 Almacenar AC en memoria

SEGUNDO
0011 Multiplicar MQ con un dato de memoria

BIMESTRE
0100 Dividir MQ con un dato de memoria
0101 Sumar AC un dato en memoria
0110 …
0111 …
1000 …

SOLUCIONARIO
1001 …
1010 …
1011 …
1100 …
1101 …
1110 …
1111 …

¿Ha entendido como se representa los 6 pasos mostrados en la figura 3.5?. Si su respuesta es
afirmativa podemos continuar, caso contrario, le sugiero repasar esta sección en una hoja en
blanco, sin abrir el texto básico. Luego compare su respuesta con la del libro.

La figura 3.6 del texto básico es un diagrama de estados ampliada del ciclo de una instrucción. Cada
circunferencia indica el estado en que se encuentra una instrucción para ser ejecutada.

Ahora evaluemos la comprensión de esta sección contestando la definición de cada una de

las siguientes siglas IAC, IF, IOD,OAC,OF,DO,OS El siguiente tema aporta dos estados más al
ciclo normal de una instrucción veamos cuáles son y dónde se ubican.

Las interrupciones

Es momento de iniciar con las interrupciones que se definen como un mecanismo para aprovechar
mejor los recursos de la CPU. En la tabla 3.1 del texto básico se encuentran cuatro tipos o clases de
interrupciones y un buen ejemplo en la figura 3.7. Es evidente que el uso de las interrupciones no
permite que se derroche tiempo valioso de procesamiento.

Ahora, es necesario hacer una ampliación al concepto de ciclo de instrucción pero con la utilización
de interrupciones. En la figura 3.9 y figura 3.12 se hace una explicación del ciclo de instrucción con
interrupciones. Analice la importancia de la interrupción y en qué momento se da paso dentro del ciclo

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 27

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

de una instrucción. La figura 3.14 muestra un ejemplo de gestión de interrupciones solicitadas por tres
dispositivos: impresora, comunicaciones y disco.

PRELIMINARES
¿Ha comprendido cómo funcionan las interrupciones? ¿Conoce qué son las interrupciones
múltiples? ¿Sabe cuál es la función del gestor de interrupciones? si necesita aclarar estos
temas puede encontrar recursos adicionales en el EVA, además puede solicitar tutoría a
su profesor. Ahora es necesario que vaya al final de esta unidad y resuelva las actividades
propuestas. Concluido este tema continuemos.

BIMESTRE
PRIMER
2.3. Estructuras de interconexión

En este apartado analizaremos las líneas que permiten la comunicación con cada uno de los módulos del
computador (memoria, E/S, procesador).

SEGUNDO
BIMESTRE
Revise el texto básico capítulo 3. Perspectiva de alto nivel de Funcionamiento y de las
Interconexiones del Computador en la sección 3.3. Estructuras de interconexión.

Puede apoyarse también en el recurso ocw en la Web: http://ocw.ehu.es/ensenanzas-tecnicas/

arquitectura-de-computadores-i/apuntes/buses

SOLUCIONARIO
Comprendido cuáles son los componentes del computador y su funcionamiento analice los elementos
de interconexión que unen los diferentes componentes de un computador. La figura 3.15 del texto
básico sugiere algunos tipos de intercambios en cada módulo (CPU, E/S, memoria).

2.4. Interconexión con buses

Al bus se lo puede definir como un camino para la transferencia de información entre varios dispositivos.
Compuesto por un conjunto de líneas que permiten controlar el flujo de datos entre módulos. El presente
tema le ayudará a conocer cuáles son aquellas señales de órdenes que le permiten realizar operaciones
de lectura, escritura y control del bus. Además se revisará la arquitectura de bus tradicional y la de altas
prestaciones, así como también los elementos de diseño de un bus. A continuación revise los siguientes
contenidos.

Lea el texto básico capítulo 3. Perspectiva de Alto Nivel de Funcionamiento y de las

Interconexiones del computador en el apartado 3.4. Interconexión con buses.

Una vez que ha comprendido la estructura de un bus, su jerarquía y el principio de funcionamiento

vuelva a revisar la figura 3.16. ¿Cuántos tipos de líneas muestra? Realice un resumen por cada tipo de
línea, por ejemplo:

ÿ Las líneas de control se utilizan para controlar el acceso y el uso de las líneas del bus. Además transmiten
órdenes y señales de temporización entre los módulos. Estas órdenes se pueden clasificar en:

• Operaciones a realizar: lectura, escritura, etc.

• Control de transferencia: protocolo y temporización (reloj).
• Arbitraje: determina qué dispositivo utiliza el bus (CPU, DMA, dispositivos E/S,...) en caso de
conflicto.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 28

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Luego de realizado el resumen, revisemos la figura 3.18 del texto básico en donde se encuentran dos
configuraciones de un bus. Analice la diferencia entre una arquitectura tradicional y una arquitectura

PRELIMINARES
de altas prestaciones. Para afianzar lo aprendido le invitamos a participar de la siguiente actividad.

Interactividad en el EVA: participe en el foro propuesto y comente los aportes de dos de sus
compañeros. Por favor trate de crear un ambiente de discusión para el aprendizaje.

BIMESTRE
PRIMER
Concluida la actividad anterior ahora revisemos los elementos de diseño que proporcionan el diverso
comportamiento que tienen los buses.

Los elementos de diseño de un bus

SEGUNDO
BIMESTRE
En la tabla 3.2 del texto básico encontrará los elementos de diseño de un bus. Puede basarse en un
recurso abierto que explica el tema con profundidad. http://ocw.ehu.es/ensenanzas-tecnicas/arquitectura-
de-computadores-i/apuntes/buses. Es importante prestar atención a la figura 3.19 del texto básico para
entender la cantidad de ciclos de reloj (T) que se utilizan para realizar una operación de lectura o escritura
dentro de una temporización síncrona. También la figura 3.20 describe cómo se realiza las operaciones

SOLUCIONARIO
tanto de temporización síncrona como una asíncrona.

La transferencia de datos se explica en la figura 3.23 del texto básico con el ejemplo puntual de una
operación de lectura de un BUS PCI. Y el arbitraje es indicado en la figura 3.25 explicando como se
distribuye el uso del bus cuando dos dispositivos lo han solicitado.

¿Ha comprendido? los elementos del diseño de un bus? ¿Sabe cuáles son los tipos de arbitraje
de bus?. ¿Sabe cuál es la medida de la velocidad de un bus?; recuerde utilizar los recursos
adicionales del EVA y solicitar ayuda a su profesor para comprender mejor el tema. Ahora,
para afianzar sus conocimientos, resuelva los ejercicios propuestos al final de esta unidad.

Para reforzar los temas relacionados con la segunda unidad le invitamos a que revise el tema
“Conexión entre subsistemas”, del recurso OCW de la Universidad del País Vasco indicado en
la bibliografía complementaria.

Además, a continuación presentamos un conjunto de ejercicios resueltos tomados de la sección

“Problemas” del texto básico. La numeración es la misma que en el texto.

Problema Resuelto

Ejercicio # 3.3. Considere un hipotético microprocesador de 32 bits cuyas instrucciones de 32 bits están
compuestas por dos campos: el primer byte contiene el código de operación (codop) y los restantes un
operando inmediato o una dirección de operando.

a) ¿Cuál es la máxima capacidad de memoria (en bytes) direccionable directamente?

224 = 16777216

16Megabytes

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 29

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

b) Discuta el impacto que se produciría en la velocidad del sistema si el microprocesador tiene:

PRELIMINARES
1. Un bus de dirección local de 32 bits y un bus de datos local de 16 bits, o
2. Un bus de dirección local de 16 bits y un bus de datos local de 16 bits.

Entre las dos alternativas la capacidad del sistema, sería la misma ya que se cuenta con un bus de
direcciones de 32 bits; pero,

BIMESTRE
Pero, en la segunda alternativa disminuirían las prestaciones del sistema ya que el bus de datos deberá

PRIMER
realizar 2 accesos a memoria para recuperar los 32 bits.

c) ¿Cuántos bits necesita el contador de programa y el registro de instrucción?

Procesador de 32 bits

SEGUNDO
BIMESTRE
Codop Dirección de operando
8 bits 24 bits

• PC necesita una cantidad igual a una dirección de memoria es decir 24 bits

SOLUCIONARIO
• El IR necesita los 32 bits de toda la palabra de instrucción.

Ejercicio # 3.5. Considere un microprocesador de 32 bits, con un bus externo de 16 bits, y con una entrada
de reloj de 8 MHz. Asuma que el procesador tiene un ciclo de bus cuya duración mínima es igual a cuatro
ciclos de reloj. ¿Cuál es la velocidad de transferencia máxima que puede sostener el microprocesador?
Para incrementar sus prestaciones, ¿sería mejor hacer que su bus externo de datos sea de 32 bits o doblar
la frecuencia de reloj que se suministra al microprocesador? Establezca las suposiciones que considere
y explíquelo.

F = 8 MHz

1 1
T= = = 0.125 * 10-6 segundos
8MHz 8*106

= 1 MHz = 106 Hz

Ciclo del bus = Tiempo del procesador

Tiempo P = 4 x tiempos del sistema
Tiempo procesador = 4 x 0.125 x 10-6 = 0.5 x 10-6 seg.
Velocidad de transferencia

16 bits 16 bits
VT = = = 32 x 106 bits/seg.
t. proces. 0.5 * 10-6 seg

A continuación presentamos un conjunto de ejercicios con el objetivo de afianzar su conocimiento.

Desarrolle la actividad de autoevaluación.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 30

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Autoevaluación 2

PRELIMINARES
Parte A: preguntas objetivas:

Conteste con verdadero(V) o falso(F) a cada una de las siguiente expresiones según corresponda

BIMESTRE
1. ( ) Los registros internos del CPU son: MAR, MBR, E/S AR, E/S BR, PC, IR.

PRIMER
2. ( ) La CPU interpreta la instrucción de acuerdo a cuatro tipos: procesador-memoria,
procesador-E/S, procesamiento de datos, control.

3. ( ) Procesador-memoria debe transferir datos desde el exterior mediante transferencias

SEGUNDO
BIMESTRE
entre CPU y un módulo de E/S.

4. ( ) PC es el contador de instrucciones.

5. ( ) Desde una perspectiva de alto nivel un computador consta de procesador, memoria

y unidades de E/S.

SOLUCIONARIO
6. ( ) Un bus de sistema está constituido entre cincuenta y cien líneas.

7. ( ) La estructura de un bus está compuesta de líneas de control, dirección y datos.

8. ( ) El conjunto de líneas de datos constituye el bus de datos.

Parte B: problemas

A continuación se propone ejercicios del tomados del texto básico; capítulo “Perspectiva de alto
nivel de funcionamiento y de las interconexiones del computador”.

Ejercicio # 3.1. La máquina hipotética de la figura 3.4 (pág. 64 del libro básico) también tiene dos
instrucciones de E/S.

0011= Cargar AC desde E/S

0111= Almacenar AC en E/S

En estos casos, la dirección de 12 bits identifica un dispositivo concreto E/S. Muestre la ejecución del
programa (utilizando el formato de la figura 3.5) para el siguiente programa:

1. Cargar AC desde el dispositivo 5.

2. Sumar el contenido de la posición de memoria 940.
3. Almacenar AC en el dispositivo 6.

Asuma que el siguiente valor obtenido desde el dispositivo 5 es 3 y que la posición 940 almacena el valor
2.

Ejercicio # 3.13. Un microprocesador utiliza la temporización que se muestra en la figura 3.19 del texto
básico para la escritura en memoria. Su fabricante especifica que la extensión temporal de la señal de la
escritura viene dada por T-50, donde T es el ciclo de reloj en nanosegundos.

a. ¿Cuál es la extensión de la señal de escritura si la frecuencia de reloj del bus es de 5 MHZ?

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 31

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

b. La hoja de características del microprocesador especifica que, tras el flanco de bajada de la señal
de escritura, los datos se mantienen válidos durante 20ns. ¿Durante cuánto tiempo se mantienen

PRELIMINARES
válidos los datos que se van a escribir en memoria?

c. ¿Cuántos estados de espera deberían insertarse si la memoria necesita que los datos se mantengan
válidos durante al menos 190 ns?

Concluida la autoevaluación: si usted alcanzó el 80% de logros puede continuar adelante. ¡Felicitaciones!;

BIMESTRE
de lo contrario, se recomienda revisar nuevamente la temática para tener una mayor comprensión. ¡Ánimo,

PRIMER
inténtelo de nuevo!.

Revise sus respuestas en el solucionario que se encuentra al final de la presente guía didáctica.

SEGUNDO
BIMESTRE
Ir a solucionario

SOLUCIONARIO

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 32

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Unidad 3: Memoria caché

PRELIMINARES
Esta unidad se inicia con la descripción de la jerarquía de memoria. Como se menciona al
inicio del capítulo del texto básico, los registros conjuntamente con la memoria caché son
los que se encuentran en los niveles superiores. Estas memorias internas del computador
son muy veloces, responsables de satisfacer las necesidades de datos del procesador, pero
son pequeñas, lo cual hace que con frecuencia se realicen procesos de actualización. Es

BIMESTRE
PRIMER
importante tener en cuenta un diseño de la memoria caché lo suficientemente óptimo
para satisfacer los requerimientos de procesador. La presente unidad nos revela cuáles son estas
consideraciones.

Para entender mejor esta unidad se recomienda una lectura comprensiva de cada una de los temas.
Además, deténgase en las figuras y analice completamente el mecanismo de funcionamiento. Así mismo

SEGUNDO
BIMESTRE
utilice los recursos adicionales del EVA y los recursos ocw para una mejor compresión.

Al finalizar esta unidad encontrará ejercicios resueltos y una sección de ejercicios propuestos para que
verifique su proceso de enseñanza aprendizaje.

SOLUCIONARIO
3.1. Conceptos básicos sobre sistemas de memoria

El sistema de memoria ha sido uno de los componentes más críticos dentro del diseño de un
computador. La necesidad de una alta capacidad de almacenamiento con bajo tiempo de acceso es uno
de los principales problemas a resolver en este tema. A continuación revisemos las características de los
sistemas de memoria.

Revise el texto básico en el capítulo de “Memoria caché”, sección 4.1. Conceptos básicos sobre
sistemas de memoria de computadores.

Revisado el texto básico, preste atención a las características claves de la memoria en la tabla 4.1. Realice
una lectura de las características de los sistemas de memoria y defina con sus palabras cada uno de los
conceptos de la tabla.

¿Ha definido los conceptos de la tabla 4.1?, ¿cuántos bits puede tener una palabra?,
¿sabe qué es una unidad direccionable?, ¿puede describir como se mide la velocidad
de transferencia?, ¿sabe lo que significa bps, Kbps, Mbps? Entonces puede revisar
ahora la “Jerarquía de memoria”.

Observe la ilustración 3.1 de esta guía. Desde los niveles superiores a los niveles inferiores se dan las
características que se muestran en la parte derecha de la ilustración. Mientras una memoria se aproxime
a los niveles inferiores de la jerarquía existirá un menor costo por bit, una mayor capacidad, un mayor
tiempo de acceso (memoria más lenta) y un acceso poco frecuente. Lo contrario sucede en los niveles
superiores de la memoria.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 33

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

PRELIMINARES
BIMESTRE
PRIMER
SEGUNDO
BIMESTRE
Ilustración 3.1. Jerarquía de la memoria caché.

El ejemplo 4.1 del texto básico, muestra los diferentes tiempos de acceso entre algunos niveles de
memoria. También se encuentra la tasa de aciertos H, que se define como “la fracción del total de acceso

SOLUCIONARIO
a memoria encontrados en la memoria más rápida”. Para este ejemplo la caché tiene un 95 por ciento de
los accesos a memoria (H1=0,95) y un 5 por ciento en el nivel 2 (H2=0,05). Lea una y otra vez el ejercicio
hasta que entienda como puede obtener la tasa de aciertos.

¿Ha logrado obtener la tasa de aciertos del problema anterior? ¿Obtenga la tasa de aciertos
del problema 4.18? Al finalizar esta unidad encontrará ejercicios propuestos. Siguiendo con
el estudio de esta unidad se estudiará los “Principios básicos de las memorias caché”.

3.2. Principios básicos de las memorias caché

Uno de los problemas de los sistemas de memoria es el tiempo de acceso. Para aquellas memorias
grandes el tiempo de acceso aumenta, por lo que debemos utilizar pequeñas memorias intermedias
que permitan agilitar la extracción de datos de memoria. La caché cumple con esta función y este tema
lo detallamos a continuación.

Lea el texto básico en el capítulo de “Memoria caché”, la sección 4.2. Principios básicos de las
memorias. Recomendamos analizar todas las gráficas de esta sección y comprender cada
uno de los ejemplos.

La figura 4.3 muestra la posición de la caché con referencia al procesador y la memoria. La memoria
caché tiene algunas características descritas en la figura 4.4. En el literal a se encuentra el número de
línea, etiqueta, bloque, longitud de bloque; y en el literal b se encuentra la dirección de memoria, el
bloque (K palabras) y la longitud de palabra. En ambos casos podemos ver que tanto la memoria caché
como la memoria principal tiene un número finito de líneas y bloques.

A continuación la ilustración 3.2 muestra los conceptos relacionados entre la CPU, caché y memoria
principal.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 34

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

PRELIMINARES
BIMESTRE
PRIMER
SEGUNDO
BIMESTRE
Ilustración 3.2. Principios de la memoria caché (imagen extraída de Aylagas (2007).

La figura 4.5 ilustra un diagrama para una operación de lectura. Observe que si la dirección RA no es
encontrada en la caché ésta es buscada en memoria principal y luego cargada en una línea de caché.

SOLUCIONARIO
Si ha entendido los principios básicos de la caché es momento de estudiar los elementos de
diseño de la caché

3.3. Elementos de diseño de una caché

En esta sección se estudian algunos criterios básicos para arquitecturas de la caché. Entre los más
importantes tenemos: el tamaño de la caché, la función de correspondencia, los algoritmos de sustitución,
las políticas de escritura, el tamaño de línea y el número de cachés. A continuación revisemos cómo se
desglosa cada uno de ellos.

Revise el texto básico en el capítulo de “Memoria caché”, sección 4.2. Los elementos de diseño
de una caché. Puede apoyarse también en el recurso ocw este link en la Web: http://ocw.ehu.
es/ensenanzas-tecnicas/arquitectura-de-computadores-i/apuntes/cache

Los elementos de diseño de la caché se muestran en la tabla 4.2. dentro de estos elementos encontramos
las funciones de correspondencia, que responden a la pregunta: ¿en qué línea de caché se coloca cada
bloque? (ver ilustración 3.3). Por supuesto no descuide todos los otros elementos dentro del diseño de
la caché.

Ilustración 3.3. Funciones de correspondencia (imagen extraída de Aylagas (2007).

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 35

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

El autor del texto básico inicia la explicación de los tres tipos de funciones de correspondencia mediante
el ejemplo 4.2.

PRELIMINARES
Correspondencia directa

La correspondencia directa hace referencia a que un bloque de memoria se almacenará en solo una línea
de caché si existe un fallo. En una línea de caché pueden ir varios bloques de memoria pero solo uno a la
vez y estos bloques siempre se almacenarán en la misma línea. Observemos la ilustración 3.4 que explica
cómo se trabaja con la correspondencia directa, donde cada bloque (de memoria principal) solo puede

BIMESTRE
PRIMER
ir en una línea de memoria caché.

SEGUNDO
BIMESTRE
SOLUCIONARIO
Ilustración 3.4. Correspondencia directa(imagen extraída de Sutter 2008).

La figura 4.7 del texto básico indica la organización de la caché con correspondencia directa. El formato
es mostrado en la figura 4.8 en base al ejemplo 4.2a del texto básico. Se sugiere tener en cuenta que
los números representados en las gráficas son hexadecimales y cada uno está representado por 4
binarios (ejemplo FFF8=1111 11111 1111 1000). A continuación presentamos un resumen del formato
de instrucción en correspondencia directa.

Ilustración 3.5. Formato de la dirección de memoria principal para correspondencia directa.

Correspondencia totalmente asociativa

A diferencia de la correspondencia directa, la correspondencia asociativa no tiene restricción para

los bloques en las líneas de la caché, es decir un bloque puede ir en cualquier línea de una caché. Por
supuesto esta es una implementación sencilla, pero implica la utilización de algoritmos de sustitución.
Observemos la figura 4.9 que muestra la organización de la caché con correspondencia totalmente
asociativa. Al igual que la correspondencia anterior el ejemplo 4.2b explica lo que sucede en la figura
4.10.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 36

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

La ilustración 3.6 muestra una explicación gráfica de la correspondencia totalmente asociativa. Esta
correspondencia permite almacenar cualquier bloque de memoria principal en cualquier línea de

PRELIMINARES
memoria caché.

BIMESTRE
PRIMER
Ilustración 3.6. Correspondencia totalmente asociativa (imagen extraída de Sutter (2008).

SEGUNDO
BIMESTRE
A continuación presentamos el formato de la dirección también mostrado en la figura 4.10:

SOLUCIONARIO
Ilustración 3.7. Formato de dirección correspondencia totalmente asociativa.

Correspondencia asociativa por conjuntos

El mecanismo de funcionamiento se describe en la figura 4.11 y su mecanismo en la figura 4.123. A

continuación mostramos la ilustración 3.8 que explica gráficamente el mecanismo de la correspondencia
por conjuntos. Se puede observar que al conjunto se lo trata como una línea en correspondencia directa,
pero a su vez está compuesto por líneas que son tratadas como correspondencia asociativa.

Ilustración 3.8. Correspondencia asociativa por conjuntos. (imagen extraída de Sutter (2008).

Algoritmos de sustitución

Los algoritmos de sustitución son utilizados para introducir nuevos bloques en la memoria caché cuando
esta ya se encuentra llena. Solamente se aplica para las técnicas asociativas.

Para reforzar el tema de los algoritmos de sustitución revise el tema “Políticas de sustitución”
del recurso en línea de Aylagas(2007), indicado en la bibliografía complementaria.

3 Observe que en el Formato de dirección existe una errata . El Formato correcto es Etiqueta+Conjunto+Palabra. Y no
etiqueta +Línea +Palabra.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 37

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Políticas de escritura

PRELIMINARES
Las políticas de escritura son aquellas que reemplazan un bloque cuando este ha sido modificado por el
procesador. Existen dos tipos la escritura inmediata y la postescritura.

Para reforzar el tema de los algoritmos de sustitución revise el tema “Políticas de escritura” del
recurso en línea de Aylagas(2007), indicado en la bibliografía complementaria.

BIMESTRE
PRIMER
Tamaño de línea y número de caché

Otras cuestiones importante es: el tamaño de línea y el número de caché. Para entender los criterios de
implementación revise el texto básico en el tema tamaño de línea y número de caché.

SEGUNDO
BIMESTRE
Una vez comprendidos los temas anteriores responda a las siguientes preguntas. ¿puede
definir cuáles son los elementos de diseño de la caché?, ¿cuáles son las desventajas de la
correspondencia directa?, ¿Ccáles son las ventajas de la correspondencia asociativa por
conjunto en relación con la directa y asociativa?, ¿qué tan grande debe ser una línea de
caché?, ¿cuántos niveles de caché aconsejaría? Algunas de las respuestas dependerán de

SOLUCIONARIO
la perspectiva del arquitecto computacional en base a la problemática que se pretenda
resolver. Sin embargo, en la mayoría de sistemas de memoria se utiliza como función
de correspondencia la asociativa por conjuntos. Ahora bien, ha terminado de revisar los
contenidos de la unidad 3. Puede resolver los problemas propuestos.

Interactividad en el EVA: participe en el foro propuesto y comente los aportes de dos de sus
compañeros. Por favor trate de crear un ambiente de discusión para el aprendizaje.

A continuación presentamos un conjunto de ejercicios resueltos tomados de la sección “Problemas” del

texto básico. La numeración es la misma que la de el texto.

Problema Resuelto

Ejercicio # 4.1. Una caché asociativa por conjuntos consta de 64 líneas divididas en conjuntos de 4 líneas.
La memoria principal contiene 4K bloques de 128 palabras cada uno. Muestre el formato de direcciones
de memoria principal.

Datos:

1. Una caché de 64 líneas / conjuntos de 4 líneas = 16 conjuntos = 24

2. Cada bloque es igual a: 128 palabras, donde 128 = 27
3. Tenemos 128 palabras por cada 4k bloques:

128 / 4 = 32 bloques en la memoria principal, es decir 212

8 4 7
etiqueta Nro. línea palabra

Ejercicio # 4.8. Considere una máquina con una memoria principal de 216 bytes, direccionables por bytes,
y un tamaño de bloque de 8 bytes. Suponga que con esta máquina se utiliza una caché de 32 líneas y
correspondencia directa.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 38

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

a) ¿Cómo se divide la dirección de memoria de 16 bits entre etiqueta, número de líneas y número de
bytes?

PRELIMINARES
Datos del problema:
Tamaño memoria principal(MP) = 216 bytes
Tamaño de bloque = 8 bytes
Número de líneas de caché = 32 líneas
Número de bits necesarios para direccionar 32 líneas = 25 à r = 5

BIMESTRE
PRIMER
8 5 3
etiqueta nro. línea palabra

Cantidad de bits para direccionar 216/8 bloques,

Bloques MP = 216 /23 = 213 , es decir s = 13
Entonces la etiqueta es igual a s – r

SEGUNDO
BIMESTRE
13 – 5 = 8

b) ¿En qué líneas se almacenarían los bytes que se encuentran en las siguientes direcciones?

Para esto debemos basarnos en el formato de dirección y dividir la cantidad de bits en cada una

SOLUCIONARIO
de las secciones etiqueta, línea y palabra. Luego se transforma el número binario a decimal para
conocer el número de la línea

0001 0001 0001 1011

etiqueta: 0001 0001
línea: 00011 línea 3
palabra: 011

1100 0011 0011 0100

etiqueta: 1100 0011
línea: 00110 línea 6
palabra: 100

1010 1010 1010 1010

etiqueta: 1010 1010
línea: 10101 línea 21
palabra: 010

1101 0000 0001 1101

etiqueta: 1101 0000
línea: 00011 línea 3
palabra: 101

c) Suponga que se almacena en la caché el byte de dirección 0001 1010 0001 1010. ¿Cuáles son las
direcciones de los bytes que se almacenan junto con éste.

etiqueta: 0001 1010

línea: 00011
palabra: 010

Junto con el byte de esta dirección se almacenarán todos los bytes que estén en el mismo bloque,
o sea los que se encuentren en las direcciones:

0001 1010 0001 1xxx

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 39

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Autoevaluación 3

PRELIMINARES
Ha concluido el estudio de la tercera unidad. Ahora le invitamos a desarrollar la siguiente actividad de
autoevaluación para afianzar los conocimientos adquiridos.

Parte A: preguntas objetivas:

BIMESTRE
PRIMER
Conteste con verdadero(V) o falso(F) a cada una de las siguiente expresiones, según corresponda:

1. ( ) En una memoria caché las políticas de escritura razonable es la escritura diferida con
asignación (de bloque en caché).

2. ( ) El espacio de la memoria caché esta dividido en líneas.

SEGUNDO
BIMESTRE
3. ( ) La fórmula de longitud de las direcciones es = (s+w) bits.

4. ( ) Los tres tipos de correspondencia son directa, asociativa y asociativa por conjuntos.

5. ( ) La fórmula de tamaño de etiqueta de correspondencia directa es (s-r)bits.

SOLUCIONARIO
6. ( ) Los números de caché son: uno o dos niveles y unificada o partida.

7. ( ) El tiempo de ciclo de memoria es el tiempo de acceso y tiempo más que se requiera

antes de iniciar un segundo acceso a memoria.

8. ( ) Velocidad de transferencia es la velocidad con que se puede transferir datos a o desde

una unidad de memoria.

Parte B: problemas

A continuación se propone ejercicios de este capítulo tomados del texto básico: Memoria caché.

Ejercicio # 4.2. Un caché asociativa por conjuntos de dos vías tiene líneas de 16 bytes y una capacidad
de total de 8KB. La memoria principal, de 64 MB, es direccionable por bytes. Muestre el formato de las
direcciones de memoria principal.

Ejercicio # 4.21. Considere una caché de un solo nivel, con un tiempo de acceso de 2,5 ns, un tamaño de
línea de 64 bytes y una tasa de aciertos H= 0,95. La memoria principal usa la capacidad de transferencia
en bloques, con un tiempo de acceso de 50 ns para la primera palabra (4bytes ), y de 5ns para cada una
de las siguientes.

a) ¿Qué valor tiene el tiempo de acceso cuando hay un fallo de caché? Suponga que la caché espera
hasta que la línea ha sido captada de memoria principal, para entonces ejecutar un acierto de
caché.

Al final de esta guía encontrará una sección de solucionario en donde encontrará las respuestas de
esta autoevaluación. Si usted alcanzó el 80% de logros puede continuar adelante. ¡Felicitaciones!; de lo
contrario, se recomienda revisar nuevamente la temática para tener una mayor comprensión. ¡Ánimo,
inténtelo de nuevo!

Revise sus respuestas en el Solucionario

que se encuentra al final de la presente
guía didáctica. Ir a solucionario

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 40

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

SEGUNDO BIMESTRE

PRELIMINARES
7.4. Planificación para el trabajo del alumno

CONTENIDOS CRONOGRAMA
COMPETENCIAS INDICADORES DE

BIMESTRE
ACTIVIDADES DE APRENDIZAJE ORIENTATIVO

PRIMER
ESPECÍFICAS APRENDIZAJE
Unidades/Temas Tiempo estimado

Comprende, analiza Localiza la estructura UNIDAD 4: ENTRADA Y • Inicie el segundo bimestre Semana 1 y 2 :
y resuelve problemas de los módulos de SALIDA con la lectura del capítulo 7,
aplicando los entrada y salida. sección 7.1, 7.2, 7.3. Luego 12 horas de
métodos de la ciencia 4.1. Dispositivos conteste los interrogantes autoestudio.
y la ingeniería. Identifica las técnicas externos propuestas de la guía.

SEGUNDO
BIMESTRE
para operaciones de 8 horas de
entradas/salIda. 4.2. Módulos de E/S • Participe en el foro del EVA interacción en el
con la temática propuesta EVA por semana.
4.3. E/S programada por el profesor.

4.4. E/S mediante • Revise los problemas

interrupciones resueltos en la guía de

SOLUCIONARIO
estudios de la cuarta
unidad.

• Desarrolle la actividad
de autoevaluación de la
unidad 4.

• Empiece con la resolución

de las evaluación a
distancia correspondiente
al segundo bimestre.
Aplica la lógica Resuelve UNIDAD 5: ARITMÉTICA • Revise los contenidos Semana 3 y 4:
matemática en manualmente DEL COMPUTADOR del capítulo 9 del texto
el contexto de operaciones básico, sección 9.1, 9.2, 12 horas de
las ciencias de aritméticas y lógicas 5.1. La unidad 9.3, 9.4. Luego conteste las autoestudio.
la computación, de la ALU. aritmético-lógica interrogantes propuestas
con proyección al de la guía. 8 horas de
diseño de circuitos, Normaliza números 5.2. Representación de interacción en el
programación, de coma flotante en enteros • Participe colaborativamente EVA por semana.
análisis y desarrollo el sistema binario. en el foro del EVA con la
de algoritmos. 5.3. Aritmética con temática propuesta por el
enteros profesor.

5.4. Representación en • Revise los problemas

coma flotante resueltos en la guía de
estudios de la quinta
unidad.

• Afine sus conocimientos

en el desarrollo de la
autoevaluación de la
unidad 5.

• Continúe la resolución de la
evaluación a distancia del
segundo bimestre.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 41

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

CONTENIDOS CRONOGRAMA
COMPETENCIAS INDICADORES DE

PRELIMINARES
ACTIVIDADES DE APRENDIZAJE ORIENTATIVO
ESPECÍFICAS APRENDIZAJE
Unidades/Temas Tiempo estimado

Utiliza los registros UNIDAD 6: • Continúe con la lectura Semana 5 y 6:

de control y estado ESTRUCTURA Y del capítulo 12 del texto
para resolver FUNCIONAMIENTO DEL básico, sección 12.1, 12.2, 12 horas de
problemas.Identifica PROCESADOR 12.3, 12.4. Posteriormente autoestudio.
las estrategias de conteste las interrogantes
segmentación para 6.1. Organización del propuestas de la guía. 8 horas de

BIMESTRE
la optimización de procesador interacción en el

PRIMER
recursos. • Participe colaborativamente EVA por semana.
6.2. Organización de los en el foro del EVA con la
registros temática propuesta por el
profesor.
6.3. Ciclo de instrucción
• Revise los problemas
6.4. Segmentación de resueltos en la guía de

SEGUNDO
BIMESTRE
instrucciones. estudios de la sexta unidad.

• Mejore sus conocimientos

con el desarrollo de la
autoevaluación de la
unidad 6.

SOLUCIONARIO
• Finalice la resolución de la
evaluación a distancia del
segundo bimestre.
Unidades de la 4 a la 6 • Revise los contenidos Semana 7 y 8:
de las autoevaluaciones
y evaluación a distancia 12 horas de
como preparación para autoestudio.
la evaluación presencial
correspondiente al 8 horas de
segundo bimestre. interacción en el
EVA por semana.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 42

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

7.5. Orientaciones específicas para el aprendizaje por competencias

PRELIMINARES
Unidad 4: Entrada y salida (E/S)

BIMESTRE
Al ser la arquitectura de E/S la interfaz con el exterior del computador, esta unidad

PRIMER
permitirá comprender la importancia de la comunicación de los dispositivos internos con
los dispositivos externos. En el texto básico encontraremos los contenidos en el capítulo
7: “Entrada/Salida”. En este capítulo se identifica la E/S según los dispositivos internos y
externos. Además se analiza la metodología para controlar las interacciones con el exterior
proporcionando así información al sistema operativo para gestionar la actividad de E/S.

SEGUNDO
BIMESTRE
También se revisa los métodos de E/S y los diferentes tipos de interfaces.

La ilustración 4.1 nos recuerda la ubicación de los módulos que permiten la conexión con dispositivos
tanto internos como con dispositivos externos. Lo que estudiaremos son los controladores que permiten
la comunicación.

SOLUCIONARIO
Ilustración 4.1. Representación del Bus del sistema y los módulos de E/S. (Imagen extraida de Aylagas(2007).

Antes de empezar la lectura del texto básico, revise el contenido OCW http://ocw.ehu.es/
ensenanzas-tecnicas/arquitectura-de-computadores-i/apuntes/entrada_salida, el cual le
proporcionará una visión general del tema.

A continuación describiremos los detalles de los dispositivos externos como internos.

4.1. Dispositivos externos

Los dispositivos de E/S se utilizan tanto para el ingreso de datos al procesador como también para la
visualización de los resultados. Analicemos a continuación las categorías de los dispositivos externos.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 43

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Analice los dispositivos externos en el texto básico, capítulo 7 de Entrada/Salida, en la sección

PRELIMINARES
7.1.

Esta actividad revela el diagrama de bloques de un dispositivo externo (figura 7.2). Observe cómo el
transductor se encarga de convertir las señales eléctricas asociadas a un dato a señales de salida, como
por ejemplo presentar una letra en la pantalla.

BIMESTRE
En la tabla 7.1 muestra el carácter asociado a un código binario de 7 bits conocido como ASCII, este

PRIMER
código es generalmente utilizado en la transmisión de datos de TECLADO/MONITOR. Los caracteres
representados en la tabla 7.2, caracteres especiales utilizados como control para comunicación con el
módulo de E/S.

4.2. Módulos de E/S

SEGUNDO
BIMESTRE
Un módulo E/S se define como un elemento que permite que los dispositivos externos se comuniquen
con el resto de elementos del sistema. Un dispositivo externo conectado a un módulo de E/S se
denomina dispositivo periférico o simplemente periférico. A continuación revisemos en profundidad
estos conceptos.

SOLUCIONARIO
Revise el texto básico en el capítulo de Entrada/Salida, en la sección 7. 2. Módulo de E/S.

Los módulos de E/S también conocidos como controladores tienen la función de controlar, comunicar,
almacenar datos y detectar errores en la comunicación con el procesador. Los controladores agrupan
dispositivos del mismo tipo por ejemplo existirán controladores para manejar impresoras, monitores y
otros para manejar el acceso de red. La ilustración 4.2 muestra una estructura general de diagramas de
bloques de un controlador.

Ilustración 4.2. Estructura de un módulo de E/S. (imagen extrada de Aylagas(2007).

Con la figura 7.3 y las ilustraciones anteriores, ¿puede identificar cada uno de los bloques de
un módulo de E/S?. Si necesita aclarar estos temas puede encontrar recursos adicionales en
el EVA, además de poder solicitar tutoría a su profesor. Ahora es necesario que vaya al final de
esta unidad y resuelva las actividades propuestas.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 44

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Para controlar la recepción y envío de datos entre los dispositivos externos y el CPU se debe implementar
un mecanismo para controlar este proceso. Abordemos ahora las técnicas para estas operaciones de E/S.

PRELIMINARES
El texto básico describe dos técnicas para estas operaciones:

- La E/S programada

- La E/S mediante interrupciones

BIMESTRE
PRIMER
A continuación revisemos cada una de estas.

4.3. E/S programada

Es una forma sencilla de realizar operaciones de E/S. Consiste en un conjunto de instrucciones donde el
CPU pregunta al dispositivo si está listo para recibir información mediante un programa. Revisemos en

SEGUNDO
BIMESTRE
el texto básico este tema.

Aprenda cómo trabaja la E/S programada. Lea el capítulo 7, apartado 7.3.

SOLUCIONARIO
La ilustración 4.4 indica un fragmento de programa que se dedica a leer caracteres de teclado y hacer el
respectivo eco en la pantalla. La CPU tiene el control absoluto de la operación de E/S: inicia y lleva a cabo
la transferencia. Además realiza la comprobación de estado y la inicialización.

repeat
repeat
Dato= Leer (Reg_Datos_Teclado);
until Dato / = 0;
repeat
Estado := Leer (Reg_Estado_Pantalla);
until = Estado = Preparado;
Escribir (Dato, Reg_Datos_Pantalla);
until false;

Ilustración 4.4. Ejemplo de instrucciones para en E/S programada (Aylagas(2007).

Uno de los problemas de esta implementación es que si un periférico requiere atención urgente debe
esperar a que el programa llegue a la secuencia de instrucciones para atenderlo. Para resolver este
problema estudiemos la E/S mediante interrupciones.

4.4. E/S mediante interrupciones

El manejo de los dispositivos con interrupciones permite que la CPU pueda realizar otras tareas mientras
espera a que el dispositivo esté preparado. Esto se consigue haciendo que el dispositivo emita señales
al procesador para llamar la atención. Revisemos el texto básico para conocer a profundidad como
trabajan las interrupciones.

Analice la E/S mediante interrupciones en el capítulo 7 del texto básico “Entrada/Salida”, en

la sección 7.4

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 45

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Observemos la siguiente ilustración donde se identifica la relación de la CPU con cada uno de los
dispositivos en la E/S mediante interrupciones.

PRELIMINARES
BIMESTRE
PRIMER
SEGUNDO
BIMESTRE
Ilustración 4.5. Esquema E/S mediante interrupciones (Aylagas (2007)

SOLUCIONARIO
¿Indique la diferencia entre la E/S programada y la E/S mediante interrupciones, ¿Cuáles son
las cuestiones de diseño en la E/S mediante interrupciones? Si necesita aclarar estos temas
puede encontrar recursos adicionales en el EVA, además solicite tutoría a su profesor. Ahora
es necesario que vaya al final de esta unidad y resuelva las actividades propuestas.

4.5. Acceso directo a memoria (DMA)

Tanto en la E/S programada como en la E/S con interrupciones, el procesador es el encargado de

almacenar los datos en memoria desde un dispositivo externo así como también de extraer los datos
desde la memoria y enviarlos a un dispositivo externo. Una alternativa a este proceso se conoce como
DMA. Revisemos el texto básico para profundizar el tema.

Revise el texto básico en el capítulo de Entrada/Salida, la sección 7.5: Acceso Directo a memoria

Como se menciona la sección 7.5, existen dos inconvenientes al utilizar el E/S programada o E/S mediante
interrupciones. El primero relacionado con la velocidad de transferencia y el segundo con la gestión
de esta transferencia. Para corregir en parte estos problemas una técnica más eficiente es la DMA. En
la figura 7.11 se observa un diagrama con los bloques de un módulo DMA cuya función principal es
hacerse cargo de la transferencia de datos para evitar que el procesador desperdicie su tiempo en esta
tarea.

Ahora con la figura 7.11 describa cada una de las líneas que van desde y hacia el módulo
DMA.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 46

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Interactividad en el entorno: Participe en el foro propuesto y comente los aportes de dos de

PRELIMINARES
sus compañeros. Por favor trate de crear un ambiente de discusión para el aprendizaje.

A continuación presentamos un conjunto de ejercicios resueltos tomados de la sección Problemas del

texto básico. La numeración es la misma que en el texto.

BIMESTRE
PRIMER
Problema Resuelto

Ejercicio # 7.1. En un microprocesador típico, se utiliza una dirección de E/S para hacer referencia a los
registros de datos de E/S y otra dirección distinta para los registros de estado y control del controlador de
E/S del dispositivo correspondiente. Estos registros se denominan puertos. En el 8088 de Intel se utilizan

SEGUNDO
BIMESTRE
dos formatos de instrucción. En un formato, un código de operación de ocho bits especifica la operación
de E/S, seguido de ocho bits para la dirección del puerto. En los otros códigos de operación de E/S, Ia
dirección del puerto se encuentra en el registro de 16 bits DX. ¿Cuántos puertos puede direccionar el
8088 en cada uno de los modos de direccionamiento de E/S?

SOLUCIONARIO
En el modo de formato (codop + 8 bits para dirección del puerto) se puede direccionar hasta 256 puertos. ( 28 ).

En el formato donde la dirección se encuentra dentro de los 16 bits se puede direccionar hasta 216 puertos (
64 K ).

Ejercicio # 7.6. En el caso de la E/S programada, la figura 7.5 pone de manifiesto que el procesador se
encuentra en un bucle de espera comprobando el estado del dispositivo de E/S. Para incrementar la
eficiencia, se podría hacer el software de E/S de forma que se comprobase el estado del dispositivo
periódicamente. Si el dispositivo no está preparado, el procesador podría pasar a realizar otras tareas.
Después de un cierto intervalo, el procesador volvería a comprobar el estado nuevamente.

(a) Considere el esquema anterior para enviar un carácter en cada operación de salida a una impresora
de diez caracteres por segundo (cps), ¿Qué pasaría si su estado se comprobase cada 200 ms?

La impresión se efectuaría a solo 5 caracteres por segundo.

(b) A continuación, considere un teclado con un buffer para un solo carácter. En promedio, los caracteres
se introducen a una velocidad de 10 cps. Sin embargo, el tiempo entre dos pulsaciones de tecla
consecutivas puede ser de solo 60 ms. ¿Con qué frecuencia debería el programa de E/S comprobar
el teclado?

Se debe comprobar cada 60 ms para evitar que los caracteres se sobreescriban en el buffer debido a la
velocidad de las pulsaciones.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 47

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Autoevaluación 4

PRELIMINARES
Ha finalizado el estudio de la cuarta unidad. Ahora le invitamos a desarrollar la siguiente actividad de
autoevaluación para mejorar los conocimientos adquiridos.

Parte A: preguntas objetivas

BIMESTRE
PRIMER
Conteste con verdadero (V) o falso (F) a cada una de las siguiente expresiones, según corresponda:

1. ( ) Los dispositivos externos se pueden clasificar en: interacción con humanos, con
máquinas y de comunicación.

2. ( ) La decodificación de órdenes se envían utilizando las líneas del bus de datos.

SEGUNDO
BIMESTRE
3. ( ) Una de las principales funciones de módulo de E/S es la detección de errores .

4. ( ) Las órdenes de E/S son control, test, lectura, escritura .

SOLUCIONARIO
5. ( ) PSW significa palabra de estado del programa.

6. ( ) Firewire utiliza conexión en cadena (daisy chain ).

7. ( ) Configuración en cadena Daisy chain conecta hasta 63 dispositivos.

8. ( ) Adaptadores bridges en Firewire pueden tener interconexiones de hasta 1022 buses

Parte B: problemas

A continuación se propone ejercicios tomados del texto básico; capítulo “Entrada/Salida”.

Ejercicio # 7.2. En la familia de microprocesadores Z8000 de Ziglog se utiliza un formato de instrucción

similar. En este caso es posible realizar un direccionamiento directo de los puertos utilizando una dirección
de 16 bits que forma parte de la instrucción, y también un direccionamiento indirecto, al incorporar la
instrucción una referencia a uno de los 16 registros de propósito general que contiene la dirección del
puerto. ¿Cuántos puertos pueden designar el Z8000 en cada uno de los modos de direccionamiento de
E/S?

Ejercicio # 7.7. Un microprocesador comprueba el estado de un dispositivo de salida de 20ms. Esto se

lleva a cabo mediante un temporizador que avisa al procesador cada 20 ms. La interfaz del dispositivo
tiene dos puertos: uno para el estado y otro para el dato de salida. ¿Cuánto se tarda en comprobar el
estado y atender al dispositivo si la frecuencia de reloj es de 8 MHz? Por simplicidad, considere que todas
las instrucciones que intervienen tardan doce ciclos de reloj.

Concluida la autoevaluación; si usted alcanzó el 80% de logros puede continuar adelante. ¡Felicitaciones!;
de lo contrario, se recomienda revisar nuevamente la temática para tener una mayor comprensión. ¡Ánimo,
inténtelo de nuevo!.

Revise sus respuestas en el solucionario que se encuentra al final de la presente guía didáctica.

Ir a solucionario

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 48

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Unidad 5: Aritmética del computador

PRELIMINARES
Luego de haber analizado la estructura del computador y sus interconexiones, es momento
de examinar la unidad aritmética y lógica del computador. Recordemos que la unidad
aritmética lógica (UAL) es la encargada de realizar operaciones matemáticas y lógicas.
Internamente está conformada por un conjunto de integrados que de acuerdo a un grupro
de bits de entrada, esta realiza diferentes operaciones. El texto básico hace referencia a

BIMESTRE
PRIMER
esta unidad en el capítulo 9. De este revisaremos las cuatro primeras secciones.

En esta unidad se recomienda una lectura comprensiva de los temas. Además deténgase en figuras
y comprenda el mecanismo de funcionamiento. También utilice los recursos adicionales del EVA y los
recursos OCW para una mejor comprensión.

SEGUNDO
BIMESTRE
Al finalizar esta unidad encontrará ejercicios resueltos y una sección de ejercicios propuestos para su
proceso de enseñanza aprendizaje.

5.1. La unidad aritmético-lógica

SOLUCIONARIO
La visión general de cómo está interconecta la ALU dentro del procesador se revisará en esta sección.
Iniciemos con la lectura del texto básico.

Inicie el estudio de la unidad con la lectura del capítulo Aritmética del computador, en la
sección 9.1. La unidad aritmética lógica.

Observe en la figura 9.1 que la unidad de control da las órdenes para que la ALU realice las operaciones.

Después de esta actividad, ya estará en la capacidad de explicar en términos generales cómo

la unidad aritmético lógica se interconecta con el resto del procesador. Comprendida esta
temática, continuemos.

5.2. Representación de enteros

Las representaciones tanto de signo magnitud como en complemento permiten la transformación de un

número binario a un número decimal. En la siguiente actividad revisará el problema de la representación
signo magnitud.

Lea en el texto básico el capítulo Aritmética del computador, sección 9.2. Representación de
enteros. Además recomendamos revisar el apéndice A del capítulo 9 con el fin de que repase
los sistemas de numeración.

Si ha realizado una lectura comprensiva, descubrirá que el problema de signo magnitud es que cuenta
con dos números cero (+=0, -0), problema que es resuelto en la representación complemento A2. Ahora la
mayoría de computadores trabaja con A2. A continuación se indica las fórmulas de cada representación.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 49

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Representación signo–magnitud Representación complemento A2

PRELIMINARES
Si an-1=0

Si an-1=1

BIMESTRE
PRIMER
¿Ha comprendido las fórmulas anteriormente presentadas? Observe que en la representación
signo magnitud existe una fórmula para los números positivos y otra para los negativos; y en
la representación complemento A2 solo una fórmula para ambos números. Ahora, transforme

SEGUNDO
BIMESTRE
de binario a decimal el siguiente número de 12 bits 10010110111 utilizando cada una de
las fórmulas. ¿Qué valor tiene an-1?, ¿si tiene que convertir este número a uno de 24 bits
qué consideraciones debe tomar en cuenta? ¿a qué se denomina representación en coma
fija? Recuerda utilizar los recursos adicionales del EVA y solicitar ayuda a su profesor para
comprender mejor los temas.

SOLUCIONARIO
5.3. Aritmética con enteros

Realice una lectura comprensiva, del texto básico el capítulo 9 de Aritmética del computador,
la sección 9.3. Aritmética con enteros.

Luego de realizar la actividad podrá identificar cinco operaciones que se realizan con números binarios
enteros: negación, suma, resta, multiplicación y división. Deténgase en los siguientes casos:

1. ¿Por qué al realizar el complemento a dos del cero(0) nos da como resultado cero(0)?
2. ¿Por qué al aplicarle al -128 el complemento a dos nos da el mismo número? La figura 9.5 del
texto básico en el literal a explica lo sucedido.

Cuando se realiza una suma o una resta usted puede tener un desbordamiento. La figura 9.3 y la figura
9.4 muestran las condiciones necesarias en los operandos para que se suscite este caso.

El proceso de multiplicación en los computadores se hace mediante complemento a dos. Como

explica el texto básico la multiplicación directa no es adecuada si el multiplicando o el multiplicador
son negativos. Para realizar el proceso correctamente se utiliza el algoritmo de both. En la figura 9.12
del texto básico encontramos un flujograma con los pasos a seguir para realizar la multiplicación. El
siguiente ejemplo explica cómo se va dando cada uno de los valores de la figura 9.13.

Ejemplo 5.1

Objetivo: multiplicar 7X3 (0111 x 0011).

Consideraciones:

• Recuerde que tanto el multiplicando (M), como el multiplicador (Q) tienen 4 bits; por lo tanto el
número de ciclos a repetir será cuatro.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 50

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

• A es un registro igual al número de bits de Q o M, en este caso 4 bits.

PRELIMINARES
• Q-1 solo tiene un solo bit.

• Ahora siguiendo la primera parte del algoritmo de la figura 9.12 del texto básico:

Inicialización: primero ubicar en cero los registro Q-1 y A:

BIMESTRE
A Q Q-1 M DESCRIPCIÓN CICLOS

PRIMER
0000 0011 0 0111 Valores iniciales

Primer ciclo:

SEGUNDO
BIMESTRE
• Se llega a la condicionante (Qo ,Q-1 ). Aquí Qo es el bit que se encuentra más a la derecha de Q (0011)
Qo=1.

• Entonces el par (Qo ,Q-1 ) =(10) y de acuerdo al algoritmo el proceso continúa por la izquierda.

SOLUCIONARIO
• De lo anterior, podemos decir que la operación a realizarse es Aß A-M. Para esto se obtiene -M (o
lo que es igual al complemento a dos de M) –M=1001. Luego sumamos A=0000 y (-M)=1001. El
resultado lo almacenamos en A. Por consiguiente A=1001

A Q Q-1 M DESCRIPCIÓN CICLOS

1001 0011 0 0111 A ← A-M Primer ciclo

• Siguiendo el algoritmo se debe realizar un desplazamiento aritmético a derecha. Esto consiste

en desplazar todos los bits de A hacia la derecha pero conservando el bit más significativo A= 1100. El bit
1 que se encontraba más a la derecha de A ahora forma parte de Q como su bit más significativo y todo
se desplaza hacia la derecha Q=1001. El bit 1 que se encontraba más a la derecha de Q ahora forma parte
de Q-1=1. El valor anterior de Q-1 se lo desecha. Entonces el cuadro nos queda de la siguiente manera:

A Q Q-1 M DESCRIPCIÓN CICLOS

1001 0011 0 0111 A ← A-M

Primer ciclo
1100 1001 1 0111 Desplazamiento

• Observe que el valor de M no se mueve, este se mantiene durante todo el proceso.

Como aún faltan tres ciclos por completar se repite nuevamente el proceso desde la condición.

Segundo ciclo:

• Como Qo ,Q-1 ahora tiene el valor de (1,1) solo se realiza el desplazamiento (El proceso va por el
centro del algoritmo).

A Q Q-1 M DESCRIPCIÓN CICLOS

1110 0100 1 0111 Desplazamiento Primer ciclo

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 51

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

• Nuevamente se repite el proceso desde el condicionante hasta que completen cuatro ciclos.

PRELIMINARES
De esta manera el resultado se encuentra al unir los bits de A y Q en un nuevo registro de 8 bits.

¿Ha entendido el proceso para realizar el algoritmo de both? Entonces ahora puede analizar
la división utilizando el mismo razonamiento. Recuerde utilizar los recursos adicionales del
EVA y solicitar ayuda a tu profesor para comprender mejor los temas.

BIMESTRE
PRIMER
5.4. Representación en coma flotante
La desventaja que tiene la notación de coma fija es el rango de números que se puede representar. Si
utilizamos la notación de coma flotante podemos representar un rango de número muy grandes y muy
pequeños con solo unos cuantos dígitos. Analicemos cómo se puede representar números en coma
flotante en la siguiente actividad.

SEGUNDO
BIMESTRE
Lea comprensivamente el texto básico, el capítulo de Aritmética del computador, la sección
9.4. Representación en coma flotante.

SOLUCIONARIO
Luego de la lectura es importante que recuerde tres partes importantes en la representación de un
número de coma flotante:

1. El signo.

2. La parte significativa.

3. El exponente (representada en forma sesgada).

A continuación mostramos un ejemplo de cómo se realiza la transformación de un decimal a un binario

en su forma de representación de coma flotante.

Ejemplo 5.2

Objetivo: expresar en formato de coma flotante -1,5.

Consideraciones: para este problema vamos a utilizar un formato típico de 32 bits.

Signo Exponente Parte significativa

1 bit 8 bits 23 bits

Primer paso: convertir el número decimal en binario.

• Procedemos a convertir el numero -1,5 en binario. La parte izquierda del número en binario es 1.

La parte decimal o derecha del numero es 0,1. Por lo tanto el número -1,5 en binario es -1,1.

Segundo paso: normalizar el número.

• El número normalizado en base 2 debe tener la siguiente forma ±0,1bbb…bX 2+/-E:

-1,1 normalizado es -0,11 X 21

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 52

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Tercer paso: obtener exponente sesgado.

PRELIMINARES
• Para este proceso se suma 127 al exponente original para almacenarlo en el campo de exponente:

127+1=128 ó
01111111(127)+00000001(1)=10000000(128)

Signo Exponente Parte significativa

BIMESTRE
1 10000000

PRIMER
1 bit 8 bits 23 bits

Cuarto paso: asignar la parte significativa.

• El primer bit 1 no se lo toma en cuenta puesto que siempre existirá un 0,1. El resto de espacios se

SEGUNDO
BIMESTRE
completa con 0.

Signo Exponente Parte significativa

1 10000000 10000000000000000000000
1 bit 8 bits 23 bits

SOLUCIONARIO
El proceso para convertir de binario con representación de coma flotante es el inverso de lo anteriormente
descrito.

¿Si ha entendido el proceso de conversión de decimal a binario con representación de coma

flotante, realice la conversión de binario a decimal de 1,68? Recuerde utilizar los recursos
adicionales del EVA y solicitar ayuda a su profesor para comprender mejor los temas.

Interactividad en el EVA: participe en el foro propuesto y comente los aportes de dos de sus
compañeros. Por favor trate de crear un ambiente de discusión para el aprendizaje.

A continuación presentamos un conjunto de ejercicios resueltos tomados de la sección “Problemas” del

texto básico. La numeración es la misma que la del texto.

Problema Resuelto

Ejercicio 9.15. Use el algoritmo de Booth para multiplicar 23 (multiplicando) por 29 (multiplicador),
donde cada número está representado con 7 bits.

A Q Q-1 M DESCRIPCIÓN CICLOS

0000000 0011101 0 0010111 Valores iniciales
1101001 0011101 0 0010111 A←A-M
Primer ciclo
1110100 1001110 1 0010111 DESPLAZAMIENTO
0001011 1001110 1 0010111 A←A+M
Segundo ciclo
0000101 1100111 0 0010111 DESPLAZAMIENTO
1101110 1100111 0 0010111 A←A-M
Tercer ciclo
1110111 0110011 1 0010111 DESPLAZAMIENTO

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 53

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

A Q Q-1 M DESCRIPCIÓN CICLOS

PRELIMINARES
1111011 1011001 1 0010111 DESPLAZAMIENTO Cuarto ciclo
1111101 1101100 1 0010111 DESPLAZAMIENTO Quinto ciclo
0010100 1101100 1 0010111 A←A+M
Sexto ciclo
0001010 0110110 0 0010111 DESPLAZAMIENTO
0000101 0011011 0 0010111 DESPLAZAMIENTO Séptimo ciclo

BIMESTRE
RESPUESTA de la operación 23 x 29= 0000101 0011011 = 66710

PRIMER
Ejercicio 9.20. Divida -145 entre 13 en notación binaria de complemento a dos utilizando palabras de 12
bits. Emplee el algoritmo en la sección 9.3.

CICLOS A Q M DESCRIPCIÓN

SEGUNDO
BIMESTRE
111111111111 111101101111 000000001101 Valores iniciales
1 111111111111 111011011110 000000001101 Desplazamiento
000000001100 111011011110 Suma A ← A + M
111111111111 Restablecimiento Aß A-M
2 111111111111 110110111100 000000001101 Desplazamiento

SOLUCIONARIO
000000001100 110110111100 Suma A ← A + M
111111111111 Restablecimiento Aß A-M
3 111111111111 101101111000 000000001101 Desplazamiento
000000001100 101101111000 Suma A ← A + M
111111111111 Restablecimiento Aß A-M
4 111111111111 011011110000 000000001101 Desplazamiento
000000001100 011011110000 Suma A ← A + M
111111111111 Restablecimiento Aß A-M
5 111111111110 110111100000 000000001101 Desplazamiento
000000001011 110111100000 Suma A ← A + M
111111111110 Restablecimiento Aß A-M
6 111111111101 101111000000 000000001101 Desplazamiento
000000001010 101111000000 Suma A ← A + M
111111111101 Restablecimiento Aß A-M
7 111111111011 011110000000 000000001101 Desplazamiento
000000001000 011110000000 Suma A ← A + M
111111111011 Restablecimiento Aß A-M
8 111111110110 111100000000 000000001101 Desplazamiento
000000000011 111100000000 Suma A ← A + M
111111110110 Restablecimiento Aß A-M
9 111111101101 111000000000 000000001101 Desplazamiento
111111111010 111000000001 Suma A ← A + M
111111111010 Poner Qo=1
10 111111110101 110000000010 000000001101 Desplazamiento
000000000010 110000000010 Suma A ß A + M
111111110101 Restablecimiento Aß A-M
11 111110110111 100000000100 000000001101 Desplazamiento
111111000100 100000000101 Suma A ← A + M
111111000100 Poner Qo=1
12 111110001001 000000001010 000000001101 Desplazamiento
111110010110 000000001011 Suma A ← A + M
111110010110 Poner Qo=1

RESPUESTA: Cociente en Q=000000001011

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 54

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Autoevaluación 5

PRELIMINARES
Es momento que ponga en práctica lo que ha aprendido en esta unidad para que finalice su proceso de
aprendizaje, te invitamos a desarrollar la siguiente actividad de autoevaluación.

Parte A: preguntas objetivas:

BIMESTRE
PRIMER
Conteste con verdadero (V) o falso (F) a cada una de las siguiente expresiones, según corresponda:

1. ( ) La multiplicación se puede realizar con una representación de “enteros sin signo”.

2. ( ) La regla del desbordamiento sucede al sumar dos números positivos o negativos y el

SEGUNDO
BIMESTRE
resultado tiene signo opuesto.

3. ( ) El complemento a dos utiliza el bit menos significativo.

4. ( ) Las entradas de ALU son la unidad de control y registros.

SOLUCIONARIO
5. ( ) Las salidas de ALU son los registros e indicadores.

6. ( ) El 0 en signo magnitud tiene dos representaciones: negativa y positiva.

7. ( ) En la negación se aplica la regla de invertir el bit del signo.

8. ( ) El desbordamiento es también conocido como overflow.

Parte B: problemas

A continuación se propone ejercicios tomados del texto básico, capítulo “Aritmética del computador”.

Ejercicio # 9.14. Dados x=0101 e y =1010 en notación de complemento a dos (es decir, x=5 e y = -6),
calcule el producto p=x X y y con el algoritmo de Booth.

Ejercicio # 9.23. Exprese en formato de coma flotante IEEE de 32 bits los siguientes números:

a. -6
b. -1.5
c. 384
d. 1/16
e. -1/32

Concluida la autoevaluación: si usted alcanzó el 80% de logros puede continuar adelante. ¡Felicitaciones!;
de lo contrario, se recomienda revisar nuevamente la temática para tener una mayor comprensión. ¡Ánimo,
inténtelo de nuevo!

Revise sus respuestas en el solucionario que se encuentra al final de la presente guía didáctica.

Ir a solucionario

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 55

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Unidad 6: Estructura y funcionamiento del procesador

PRELIMINARES
Dos aspectos importantes se abordan en la presente unidad. Primero los registros visibles
para el usuario y los registros de control y estado. Segundo, la segmentación dentro de
los procesadores para la acelerar la ejecución de los programas. El capítulo 12 del texto
básico hace referencia a lo señalado.

Si bien el capítulo 10 y 11 no han sido tratados en esta guía, recomendamos realizar una

BIMESTRE
PRIMER
lectura rápida para clarificar mejor los conceptos en este capítulo. También le sugerimos hacer una
lectura comprensiva de cada una de los temas. Deténgase en las figuras y entienda completamente el
mecanismo de funcionamiento. Es conveniente que utilice los recursos del EVA y los recursos OCW para
apoyar su aprendizaje.

Al finalizar esta unidad encontrará ejercicios resueltos y una sección de ejercicios propuestos para que

SEGUNDO
BIMESTRE
retroalimente el aprendizaje

6.1. Organización del procesador

Para abordar este tema es importante recordar las siguientes definiciones: captación de instrucción,

SOLUCIONARIO
interpretar una instrucción, captar datos, procesar datos, escribir datos. Luego de esto concluirá que
para procesar información se necesita algunos datos temporales. A continuación introduciremos este
tema.

Analice el texto básico en el capítulo 12. Estructura y funcionamiento del procesador, la sección
12.1. Organización del procesador .

En la figura 12.1 y la figura 12.2 del texto básico se indica los componentes y las conexiones tanto fuera
del procesador dentro de él. Los componentes ya se han tratado en unidades anteriores, pero la lectura
anterior nos recuerda cada uno de ellos.

¿Qué son los indicadores de estado?, ¿cuál es la función del bus interno del procesador?,
¿puede describir como la función de los registros? Si es así, entonces pasemos a La
organización de los registros.

Una vez que ha dado respuesta tales interrogantes, continuemos.

6.2. Organización de los registros

Como se lo había definido anteriormente, los registros son memorias muy rápidas, caras y pequeñas,
que proporcionan información inmediata y temporal al procesador. La siguiente lectura le permitirá
conocer más información acerca de los registros.

Lea en el texto básico el capítulo de Estructura y funcionamiento del procesador, sección 12.2.
Organización de los registros.

Como se menciona anteriormente los registros se dividen en dos tipos:

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 56

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

- Los registros visibles por el usuario.

PRELIMINARES
- Los registros de control y estado.

A continuación se muestra un cuadro sinóptico resumiendo los registros.

Registros visibles para el ususario

• Uso general
• Datos

BIMESTRE
PRIMER
• Direcciones
• Punteros de segmento
• Registros índice
• Punteros de pila
• Códigos de condición
Registros de control y estado

SEGUNDO
BIMESTRE
• Contador de programa
• Registro de instrucción
• Registro de dirección de memoria
• Registro intermedio de memoria
• Palabra de estado del programa

SOLUCIONARIO
• signo
• cero
• acarreo
• igual
• desbordamiento
• interrupciones
• supervisor

Cuadro 6.1. Cuadro resumen de los registros del procesador.

En la figura 12.3 del texto básico se indican tres ejemplos de organización de registros para los
procesadores Motorola MC68000, el Intel 8086 y el Pentium 4 80386. Observe la diferencia entre cada
uno de ellos.

¿Cuáles son las ventajas de los registros visibles por el usuario?¿Qué inconvenientes tienen
los registros de códigos de condición? ¿Cuál es la ventaja del 80286 frente al MC68000? Si
contestó correctamente las preguntas iniciaremos el estudio del ciclo de instrucción.

6.3. Ciclo de instrucción

El ciclo de instrucción consta de tres ciclos: captación, ejecución y la interrupción. En la presente sección
se estudia otro ciclo adicional a los mencionados anteriormente “el ciclo indirecto”.

Lea en el texto básico el capítulo de Estructura y funcionamiento del procesador, sección 12.3.
Ciclo del procesador del procesador

La figura 12.5 del texto básico indica los estados de ciclos de una instrucción con la incorporación del
ciclo indirecto del procesador. La explicación de este proceso es mostrada en las figuras 12.6 y 12.7.

Observe que se trata de un proceso sencillo, donde los N bits más a la derecha de MBR contienen la
dirección de referencia que se transfieren a MAR.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 57

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

¿Cuántos ciclos adicionales se incorporan al ciclo de instrucción tradicional con el

PRELIMINARES
direccionamiento indirecto? Si contestó correctamente las preguntas continuemos con el
tema de la segmentación.

6.4. Segmentación de instrucciones

Revise en el texto básico el capítulo de Estructura y funcionamiento del procesador, sección

BIMESTRE
PRIMER
12.4 en segmentación de instrucciones.

La estrategia de la segmentación o encauzamiento es similar al montaje de una fábrica como comenta

el autor. La idea principal es sacar provecho de tiempo a través de varias etapas de producción. Usted

SEGUNDO
podría imaginar a la segmentación como el problema de la lavandería mostrada en la ilustración 6.1,

BIMESTRE
donde cuatro personas individualmente quieren lavar, secar, doblar y colocar su ropa.

SOLUCIONARIO
Ilustración 6.1. Ejemplo de la lavandería para segmentación(1). Quintana, F. (2007).

El problema principal del ejemplo anterior radica en que si lo hacen de forma tradicional (como se
muestra en la ilustración 6.2) les llevaría aproximadamente 8 horas (proceso no segmentado). Pero si
optimizamos las etapas y utilizamos adecuadamente los recursos (proceso segmentado) el tiempo se
reduce en 3.5 horas.

Ilustración 6.2. Ejemplo de la lavandería para segmentación (2). Quintana, F. (2007).

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 58

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

La explicación y algunas dificultades que se encuentran en la segmentación la encontramos en la sección

de ESTRATEGIAS DE SEGMENTACIÓN. Preste atención que aquí las etapas son cada uno de los ciclos de

PRELIMINARES
la instrucción.

La predicción de saltos es una característica de la segmentación y es muy útil al momento de considerar

las prestaciones de los procesadores. En las figuras 12.16 y 12.7 encontraremos una explicación a este
tema.

BIMESTRE
¿Por qué es importante la segmentación?, ¿qué son los latch?, ¿puede explicar la figura

PRIMER
12.16 para predecir un salto en la segmentación? Ahora bien, ha terminado de revisar los
contenidos de la unidad 6, puede resolver los problemas propuestos, no sin antes revisar los
problemas que ya se han resuelto.

Interactividad en el EVA: participe en el foro propuesto y comente: ¿por qué es importante

SEGUNDO
BIMESTRE
que un cauce de instrucciones de dos etapas reduzca el tiempo de ciclo de instrucción a la
mitad, en comparación con el diseño no segmentado? Luego que escriba su aporte comente
los aportes de dos de sus compañeros. Por favor trate de crear un ambiente de discusión para
el aprendizaje.

A continuación presentamos un conjunto de ejercicios resueltos tomados de la sección “Problemas” del

SOLUCIONARIO
texto básico. La numeración es la misma que en el texto.

Problema Resuelto

Ejercicio # 12,3. Un microprocesador trabaja a una frecuencia de reloj de 5 GHz.

a. ¿Cuál es la duración del ciclo de reloj?

b. ¿Cuál es la duración de un tipo particular de instrucción de máquina que conste de tres ciclos de
reloj?
T=1/f período
T=1/5Ghz = 1/5x 106Hz
T= 0,2 x 10-6 s = 0,2 us

Duración en tres ciclos de reloj: el retardo de tiempo d es igual a un pulso de reloj.

t = 3* 0,2 x 105 s

t = 0,6 us

Ejercicio # 12.7. Considere un diagrama de tiempos de la figura 12, 10. Suponga que hay un cauce de
solo dos etapas (captar y ejecutar). Redibuje el diagrama para mostrar cuántas unidades de tiempo se
necesitan ahora para cuatro instrucciones.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 59

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Ejercicio # 12,8. Suponga un cauce de cuatro etapas; captar instrucción (FI), decodificar la instrucción y
calcular direcciones (DA) captar operando (FO) y ejecutar (EX), dibuje un diagrama similar a la figura 12.

PRELIMINARES
10 para una secuencia de siete instrucciones, en la cual la tercera instrucción es un salto que tiene lugar
y además no hay dependencia de datos.

BIMESTRE
PRIMER
SEGUNDO
BIMESTRE
Ha finalizado la última unidad. Ahora le invitamos a desarrollar la siguiente autoevaluación para constatar
sus conocimientos.

SOLUCIONARIO

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 60

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

Autoevaluación 6

PRELIMINARES
Parte A: preguntas objetivas:

Conteste con verdadero(V) o falso(F) a cada una de las siguiente expresiones, según corresponda:

BIMESTRE
PRIMER
1. ( ) MSR es el registro de estado de la máquina.

2. ( ) Interrupciones de Power PC 00500h es externa.

3. ( ) El registro de condición consta de 8 campos de código de condición de cuatro bits.

SEGUNDO
BIMESTRE
4. ( ) Las interrupciones enmascarables reciben el procesador por el pin NMI.

5. ( ) Las interrupciones no enmascarables reciben el procesador por el pin INTR.

6. ( ) El 0 en vector de interrupción significa error al dividir.

SOLUCIONARIO
7. ( ) Task Switched TS indica que el procesador tiene tareas conmutadas.

8. ( ) La paginación (Paging, PG) solo habilita la paginación.

Parte B: problemas

A continuación se propone ejercicios tomados del texto básico, capítulo “Estructura y funcionamiento
del procesador”.

Ejercicio # 12.11. Considere una secuencia de instrucciones de longitud n que atraviesa un cauce de
instrucciones. Sea p la probabilidad de encontrar una instrucción de salto condicional o incondicional, y
sea q la probabilidad de que la ejecución de una instrucción de salto I provoque un salto a una dirección
no consecutiva. Suponga que cada salto de este tipo requiera vaciar el cauce, destruyendo todo el
procesamiento de instrucciones en marcha, cuando I salga de la última etapa. Modifique las ecuaciones
(12.1) y (12.2) (pag 455) de modo que tengan en cuenta estas posibilidades

Ejercicio # 12.14. Las máquinas motorola 680x0 incluyen la instrucción <<Decrementar y saltar según la
condición que tiene la siguiente forma:

DBcc Dn, desplazamiento.

Concluida la autoevaluación: Si usted alcanzó el 80% de logros se puede asegurar que comprendió la
asignatura. ¡Felicitaciones!; de lo contrario, se recomienda revisar nuevamente la temática para tener una
mayor comprensión.

Revise sus respuestas en el Solucionario que se encuentra al final de la presente guía didáctica.

Ir a solucionario

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 61

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

8. Solucionario

PRELIMINARES
AUTOEVALUACIÓN 1

Parte A: preguntas objetivas

1. (V)

BIMESTRE
PRIMER
2. (F)
3. (V)
4. (F)
5. (F)
6. (V)
7. (F)

SEGUNDO
BIMESTRE
8. (V)

Parte B: PROBLEMAS

ÿ Desarrollo ejercicio # 2.3:

SOLUCIONARIO
Para leer un valor de la memoria, la CPU coloca la dirección del valor que quiere en
Registro de Dirección de Memoria (MAR). La CPU confirma la línea de control de lectura a la memoria y
la ubicación de dirección en el bus de direcciones. El contenido de la memoria y la posición de memoria
están almacenados en el Bus de Datos. Estos datos son luego transferidos al Registro Temporal de
Memoria (MBR). Para escribir un valor en la memoria, la CPU coloca la dirección del valor que quiere
escribir en Registro de Dirección de Memoria (MAR).

La CPU también coloca los datos que quiere escribir en el Registro Temporal de Memoria (MBR). La CPU
confirma la escritura en la línea de control y las ubicaciones de direcciones en el bus de direcciones y en
el bus de datos. La memoria transfiere los datos en el bus de datos correspondiente a la ubicación de
memoria.

ÿ Desarrollo ejercicio # 2.10:

factores m k T
Ic p
(# de (tiempo ciclo (tiempo
Atributos del (# de (# ciclos de
accesos a memoria /ciclo requerido x
sistema instrucciones) procesador )
memoria) procesador ) procesador)
Diseño del conjunto
de Instrucciones
X X
(arquitectura
instrucciones)
Tecnología del
X X X
compilador
Implementación del
X X
procesador
Jerarquía de memoria y
X X
de la caché.

Ir a autoevaluación

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 62

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

AUTOEVALUACIÓN 2

PRELIMINARES
Parte A: preguntas objetivas

1. (V)
2. (V)
3. (F)
4. (F)
5. (V)

BIMESTRE
PRIMER
6. (V)
7. (V)
8. (V)

PARTE B

SEGUNDO
BIMESTRE
ÿ Desarrollo ejercicio # 3.1

Memoria (hexadecimal): 300: 3005; 301: 5940; 302: 7006

Pasos:

SOLUCIONARIO
1: 3005 ->IR
2: 3 -> AC
3: 5940 -> IR
4: 3 + 2 = 5 -> AC
5: 7006 -> IR
6: AC -> Device 6

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 63

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

1º ciclo de búsqueda

PRELIMINARES
1. Como el programa comienza en la dirección 300, se empieza colocando el PC a 300. A continuación
se transfiere el contenido del PC al registro de dirección de memoria (MAR).

2. MAR mantiene la dirección a la MP, mientras la UC genera las señales de control a la MP para que
esta ponga el contenido de la posición de memoria (1940) en sus salidas de datos.

3. El dato leído de la MP (1940) se almacena en el registro buffer de memoria (MBR) por la U.C.

BIMESTRE
PRIMER
1º ciclo de ejecución

1. Se transfiere el contenido del MBR al registro de instrucción (IR).

2. Los primeros 4 bits en el IR indican la operación que debe realizarse con los datos. En este caso

SEGUNDO
BIMESTRE
0001(1) indica una operación de carga en el acumulador. La palabra de la memoria cuyo contenido
se va a cargar en el Ac, se indica mediante los 12 bits inferiores de la instrucción. En este caso la
dirección es 940.

3. La UC decodifica el código de operación, según se ha comentado en el punto 2, y realiza las

SOLUCIONARIO
acciones correspondientes.

- Cargar MAR con 940.

- Generar las señales a la MP para leer el contenido de esa posición de memoria.
- Cargar el contenido de la posición 940 (0003) en Ac.

Esta instrucción requiere un acceso a la MP por lo que se deben utilizar los registros MAR y MBR.
Igualmente ocurre con todos los ciclos de búsqueda.

En lo sucesivo no se hará referencia a este proceso.

4. Se incrementa el PC.

2º ciclo de búsqueda

1. Se busca la instrucción de la posición de memoria indicada por el valor actualizado del PC, 301.

2. Se carga en el IR la instrucción de la palabra 301 (5941). El código de operación es 5, que corresponde

a la instrucción de sumar el contenido del Ac con el de la palabra de memoria, indicada por los 12
bits inferiores de la instrucción (941).

2º ciclo de ejecución

1. Para ejecutarse la instrucción debe realizarse una operación de lectura de la MP, y sumar el
contenido al del Ac.

2. Al final del ciclo de ejecución el Ac contiene el valor 3+2(941) = 5.

3. Se incrementa el PC, por lo que apuntará a la posición 302.

3º ciclo de búsqueda.

1. Se busca la instrucción en la posición 302.

2. Se carga el contenido de la posición 302 (2914) en el IR.

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 64

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

3º ciclo de ejecución

PRELIMINARES
1. IR contiene el código de instrucción 2941, en el que los 4 bits de mayor peso (2) corresponden a
una instrucción de almacenamiento. Se transfiere el contenido del Ac a la posición de memoria
indicada por los 12 bits de menor peso (941).

2. El Ac contiene el dato 5, que se transfiere mediante un acceso externo de escritura a la MP. Al final
del ciclo de ejecución la posición de memoria 941 tendrá el dato 5.

BIMESTRE
PRIMER
3. Se incrementa el PC.

En este programa se han necesitado 3 ciclos de instrucción para sumar el contenido de la palabra 940 al
de la 941 y almacenar el resultado en la posición 941.

ÿ Desarrollo del ejercicio 3.13

SEGUNDO
BIMESTRE
a)
1 1
T= = = 0,2
F 5MHz

SOLUCIONARIO
1
T= = 2x101 = 200 ns
5x101

T - 50 =200ns - 50 = 150 ns

5MHz reloj correspondiente a un período de reloj de 200ns. La señal tiene una duración de 150ns.

b. T de la señal = 150 ns; tras el flanco de bajada los datos se mantienen = 20 ns (tiempo de espera)
150 ns + 20 ns = 170 ns.

c. ¿Cuántos estados de espera deberían insertarse si la memoria necesita que los datos se mantengan
válidos durante al menos 190 ns?

Un estado de espera.

Ir a autoevaluación

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 65

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

AUTOEVALUACIÓN 3

PRELIMINARES
Parte A: preguntas objetivas

1. (V)
2. (V)
3. (V)
4. (V)
5. (V)
6. (V)

BIMESTRE
PRIMER
7. (V)
8. (V)

Parte B: problemas

A continuación se propone ejercicios tomados del texto básico, capítulo “Memoria Caché”.

SEGUNDO
BIMESTRE
ÿ Desarrollo ejercicio # 4.2

La dirección de memoria principal es:

Etiqueta Línea Palabra

SOLUCIONARIO
14 8 4

- Hay un total de 8 kbytes / 16 bytes = 512 líneas de memoria caché.

- La caché consta de 256 de dos líneas cada una. Por ende 8 bits son necesarios para identificar
el conjunto de número.

- La memoria principal de 64 MB, una dirección de 26 bits que se necesita.

- Consiste en 64 MB / 16 bytes = 222 bloques.

- Las longitudes de etiquetas es de 14 bits.

- La longitud de palabra 4 bits.

ÿ Desarrollo ejercicio # 4.21

a)
2,5 ns son necesarios para determinar que se produce un error (fallo) de caché. Luego la línea
requerida es leída en la caché. Adicional de 2,5 ns son necesarios para leer la palabra solicitada.

T fallo= 2.5 + 50 + (15)(5) + 2.5 = 130 ns

b)
Cantidad (T1+ T2).

En las condiciones iniciales, usando la ecuación (4.1), el tiempo de acceso medio es:

Ts = H × T1 + (1 – H) × (T1 + T2) = (0.95)(2.5) + (0.05)(130) = 8.875 ns.

En fallo tenemos:

Tfallo = 2,5 + 50 + (31) (5) + 2,5 = 210 ns

Ts = H × T1 + (1 – H) × (T1 + T2) = (0.97)(2.5) + (0.03)(210) = 8.725 ns. Ir a autoevaluación

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 66

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

AUTOEVALUACIÓN 4

PRELIMINARES
Parte A: preguntas objetivas:

1. (V)
2. (F)
3. (V)
4. (V)
5. (V)

BIMESTRE
PRIMER
6. (V)
7. (V)
8. (V)

Parte B: problemas

SEGUNDO
BIMESTRE
A continuación se propone ejercicios tomados del texto básico, capítulo “Entrada/Salida”.

ÿ Desarrollo ejercicio # 7.2

En el modo de direccionamiento directo, una instrucción puede direccionar hasta 216 = 64K puertos.

SOLUCIONARIO
En modo de direccionamiento indirecto, la dirección del puerto se encuentra en una de 16 bits registros,
por lo que de nuevo, la instrucción puede direccionar hasta 216 = 64K puertos.

ÿ Desarrollo ejercicio # 7.7

8 MHz=>el procesador tiene un período de reloj de 0,125 μs, de modo que un ciclo de instrucción 12 ×
0.125 = 1.5 μs. Para comprobar el estado de una instrucción de input-type de el registro de estado del
dispositivo. Si el dispositivo está listo, una instrucción de output-type es necesaria para presentar datos
al controlador de dispositivo. El total es de 3 instrucciones, que requieren 4.5 μs.

Ir a autoevaluación

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 67

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

AUTOEVALUACIÓN 5

PRELIMINARES
Parte A: preguntas objetivas

1. (V)
2. (V)
3. (F )
4. (V)
5. (V)

BIMESTRE
PRIMER
6. (V)
7. (V)
8. (V )

Parte B: problemas

SEGUNDO
BIMESTRE
A continuación se propone ejercicios tomados del texto básico, capítulo “Aritmética del computador”.

ÿ Desarrollo ejercicio # 9.14

A Q Q-1 M

SOLUCIONARIO
0000 1010 0 0101 Inicial

0000 0101 0 0101 Shift

1011 0101 0 0101 A <-A – M

1101 1010 1 0101 Shift

0010 1010 1 0101 A <-A + M

0001 0101 0 0101 Shift

1100 0101 0 0101 A <-A – M

1110 0010 1 0101 Shift

ÿ Desarrollo ejercicio # 9.23

a) -6
110 = 1.10 x 102
10000000000000000000000
127 + 2 = 129 = 10000001

1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Signo

Exponente Mantisa

b) -1.5
1.1= 1.1 x 108
10000000000000000000000
127 + 8 = 135 = 10000111

1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Signo

Exponente Mantisa

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 68

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

c) 384
101 = 1.01 x 102

PRELIMINARES
01000000000000000000000

0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Signo

Exponente Mantisa

BIMESTRE
PRIMER
d) 1/16 = 0,0625
1.0 x 10-4
00000000000000000000000
127 - 4 = 123 = 01111011

0 0 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

SEGUNDO
BIMESTRE
Signo

Exponente Mantisa

e) -1/32 = - 0.03125
1.0 x 10-5

SOLUCIONARIO
00000000000000000000000
127 - 5 = 122 = 01111010

1 0 1 1 1 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Signo

Exponente Mantisa

Ir a autoevaluación

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 69

 ÍNDICE
Guía didáctica: Arquitectura de Computadores

AUTOEVALUACIÓN 6

PRELIMINARES
Parte A: preguntas objetivas:

8. (V)
1. (V)
2. (V)
3. (F)
4. (F)

BIMESTRE
PRIMER
5. (V)
6. (V)
7. (F)

Parte B: problemas

SEGUNDO
BIMESTRE
A continuación se propone ejercicios tomados del texto básico, capítulo “Estructura y funcionamiento
del procesador”:

ÿ Desarrollo ejercicio # 12.11

Tk = pqnkτ + (1 − pq )[ k + (n − 1)]τ

SOLUCIONARIO
T1 nkτ nk
Sk = = =
Tk ( pq )nkτ + (1 − pq )[ k + (n − 1)]τ ( pq )nkτ + (1 − pq )[ k + (n − 1)]

ÿ Desarrollo ejercicio # 12.14

La comparación de la memoria dirigida por A0 y A1 hace que la BNE tenga

condición falsa, porque las cadenas de datos son los mismos.

El programa de bucles entre las dos primeras líneas hasta que el contenido de D1 se disminuye
por debajo de 0 (a -1).

El bucle se termina DBNE. D1 se disminuye de 255 ($ FF) a -1, por lo que el bucle se ejecuta un total
de 256 veces.

Debido a la LongWord, el acceso y la postincremento abordar, los registros A0 y A1 son

incrementados en un 4 x $ 100 = $ 400, a $ 4 400 y $ 5 400, respectivamente.

b. La primera comparación hace que la condición BNE verdad, porque la comparación patrones de
datos son diferentes. Por lo tanto el bucle DBNE se termina en la primera comparación.

El A0 y A1 registros se incrementan a $ 4 004 y $5 004, respectivamente. D1 todavía contiene $ FF.

Ir a autoevaluación
GPAP-SCJR/ymtm/15-07-2011/71
pdf interactivo: mvlp/marzo 2013

UNIVERSIDAD TÉCNICA PARTICULAR DE LOJA La Universidad Católica de Loja 70