PRACTICA 1

Manejo de circuitos conversores analógico

digital.

Objetivo particular.
 Conocer los conceptos básicos y necesarios de Conversores Analógicos Digitales para
el funcionamiento de estos circuitos.

Material necesario para la práctica.

 Protoboard.  FPGA DE1.
 ADC0808.  Cable para conexión de la
 Fuente de alimentación. Protoboard.
 Potenciómetro.  Jumpers para conexión macho
 Conector GPIO. macho.
 Conocimientos Previos.
Según (Floyd, 2006), el proceso de digitalizar una señal discretos por medio del circuito de muestreo y
es la conversión de señales analógicas, tales como retención. En este paso, se debe conocer los diferentes
sonido, video e información procedente de sensores, a teoremas de muestreo con el fin de obtener una
formato digital, utilizando técnicas discretas para representación adecuada de la señal de entrada.
mejorar y modificar los datos de las señales analógicas
para distintas aplicaciones. Este proceso se muestra en Estos niveles discretos se cuantifican en una serie de
la figura 1, donde se muestra el proceso básico para la códigos binarios que representan la señal de entrada
digitalización de una señal analógica. mediante un proceso denominado conversión
analógico-digital (A/D) realizado por los circuitos
El primer paso es realizar un filtrado de la señal convertidor analógico-digital (ADC). Posteriormente, la
analógica para eliminar las componentes frecuenciales señal digitalizada, puede ser modificada en un sistema
innecesarios con el objetivo de limpiar la señal. En de procesamiento digital que permite realizar diversas
seguida, se traduce la señal analógica, que varía de operaciones con los datos entrantes y generar una
forma continua en el tiempo, a una serie de niveles acción con base en estas.

Figura 1. Diagrama de bloques básico de un sistema de digitalización de una señal. (Floyd, 2006)

 Muestreo y Filtrado. muestreo se le dio el nombre de Frecuencia de

Nyquist.
Los dos primeros bloques mostrados en la figura 1
corresponden al filtrado de antialiasing y circuito de La segunda tarea es la operación de retención. Cuando
muestreo y retención. El circuito de muestreo y se realiza el muestreo de una señal, este debe
retención es encargado de dos actividades básicas. El mantenerse constante hasta que se realice la toma de
muestreo y la retención de la señal. la siguiente muestra, con el objetivo que el ADC cuente
con el tiempo suficiente para procesar el valor
Según (Floyd, 2006), el muestreo es el proceso de muestreado. En la figura 2 se muestra el proceso de
tomar un número suficiente de valores discretos, en muestreo y retención aplicado sobre una señal
determinados puntos, de una forma de onda como para sinusoidal, se puede observar que el periodo de
poder definir adecuadamente esta. A medida que se retención es el intervalo de tiempo entre dos señales
aumenta el número de muestras, se puede reconstruir muestreadas. La señal obtenida al finalizar este
la forma de onda con mayor precisión. El muestreo proceso corresponde a una señal en escalera y cada
convierte una señal analógica en una serie de impulsos nivel de estos es convertido en un código binario por
que representan la magnitud de dicha señal en un medio de un circuito ADC, el cual será explicado a
tiempo determinado. continuación.
Cuando se requiere muestrear una señal analógica, se
debe aplicar ciertos criterios básicos para poder
representar la señal de forma precisa. Toda señal
analógica, está conformada por un espectro de
frecuencias denominadas armónicos. Por esto, se
aplica un filtro de antialiasing, para eliminar las
frecuencias armónicas por encima de cierto valor,
determinado por la frecuencia de Nyquist.

La frecuencia de Nyquist es un concepto introducido

por Harry Nyquist en 1928 cuando formuló el teorema
de muestreo. Este teorema dicta que un muestreo Figura 2. Muestreo y Retención de una señal analógica.
estable debe contar con una frecuencia de muestreo de (Floyd, 2006)
al menos dos veces la componente de mayor
frecuencia de la señal analógica. A esta frecuencia de
  Conversión analógico-digital. entrada se presenta en la salida del decodificador. El
código binario se determina por la salida del comprador
Para realizar el proceso de conversión analógico-digital de mayor orden que se encuentre en alto.
existen varias soluciones, las que se diferencian entre
sí, principalmente por dos parámetros, de gran El conversor analógico-digital por aproximaciones
importancia en los ADC: la resolución, que es el número sucesivas (SAR) es el método más aplicado en el
de bits y, la tasa de transferencia, que es la frecuencia proceso de conversión A/D. Posee un tiempo de
de muestreo que es capaz de aceptar, en muestras por conversión aceptable para la mayoría de las
segundo (determinada por el fabricante del circuito). aplicaciones, pues depende directamente de la
resolución ya que tarda n ciclos de reloj, donde n es el
Los principales tipos de conversores analógico-digital número de bits de la conversión. En la figura 4 se
son el convertidor analógico-digital flash, conversor muestra el diagrama de bloques de un ADC por
analógico-digital de pendiente doble, convertidor aproximaciones sucesivas de 4 bits.
analógico-digital por aproximaciones sucesivas y
convertidor analógico-digital sigma-delta. El ADC de 4 bits por aproximaciones sucesivas está
formado por un DAC, un registro de aproximaciones
El convertidor analógico-digital flash emplea sucesivas (SAR, Succesive-Approximation Register) y
comparadores que confrontan una serie de tensiones un comparador (Floyd, 2006). Este funciona activando
de referencia con la entrada analógica. Cuando la los bits de entrada del DAC, de uno en uno, empezando
tensión analógica sobrepasa el valor de referencia se por el bit MSB; cada vez que se habilita un bit diferente,
genera un nivel alto. En la figura 3 se muestra el circuito se entrega un voltaje en la salida del DAC que es
interno de un conversor de 3 bits utilizando el método comparado con la tensión de entrada. Si la salida del
flash. Como se pueden observar, para este caso se DAC es mayor que la tensión de entrada, el comparador
necesitan 7 comparadores para realizar la conversión a está a nivel bajo, haciendo que el bit del registro cambie
un código binario de 3 bits. Según (Floyd, 2006), se a cero. En caso contrario, el bit del registro se mantiene
requieren 2𝑛 − 1 comparadores para codificar un dato en uno. Este proceso continua con todos los bits.
binario de 𝑛 bits. Tiene la desventaja de requerir un Después que todos los bits del DAC hayan sido
número elevado de comparadores, elementos que verificados, el ciclo de conversión estará completo.
aumentan exponencialmente a medida que la
resolución incrementa. La principal ventaja es que
posee una conversión rápida, que se traduce en una
alta tasa de muestreo.

Figura 4. ADC por aproximaciones sucesivas de 4 bits.

(Floyd, 2006)

El conversor analógico-digital sigma-delta se

emplea particularmente en el campo de las
telecomunicaciones para las señales de audio (Floyd,
2006). Se basa en la modulación delta, que cuantifica
la diferencia entre dos muestras sucesivas de la señal.
Este tipo de modulación es un método de cuantificación
de un bit.

Este conversor entrega el código binario por medio de

una interfaz serial, en la que ciertos ciclos de reloj
Figura 3. Conversor analógico-digital de 3 bits. (Floyd, corresponden al tiempo de conversión. Si durante este
2006)
tiempo, el dato entregado corresponde a 1s, indica que
El voltaje de referencia de cada comparador se estable la tensión de entrada posee el valor máximo positivo.
por medio de un divisor de tensión y la salida de los En comparación, si la mitad de la señal se encuentra
comparadores son ingresados a un codificador de conformada por 1s, indica que la tensión de entrada se
prioridad el que se habilita por medio de los impulsos encuentra en 0v. si toda la señal se encuentra en 0s, la
de habilitación y el código de 3 bits representativo de la tensión de entrada posee una magnitud máxima
negativa. En la figura 5 se ilustra este comportamiento El funcionamiento del ADC por medio del método
para un conversor de 12 bits. sigma-delta, aplicando una forma disponible para este
método, se ilustrada por medio del diagrama de
bloques mostrado en la figura 6. En este, las señales
analógicas de entrada y del flujo de bits cuantizado son
restadas generando la señal de diferencia, que es
integrada y el ADC incrementa o decrementa el número
de 1s. Este proceso trata que la señal cuantizada se
asemeje lo más posible a la señal analógica de entrada
(Floyd, 2006).

Figura 5. Ilustración de la conversión sigma-delta.

(Floyd, 2006)

Figura 6. Diagrama de bloques de un ADC sigma-delta. (Floyd, 2006)

Para completar el proceso de conversión, el flujo de un único bit se convierte en una serie de códigos binarios. Para
esto, el contador cuenta los 1s en el flujo de datos, siendo el código almacenado en el contador el valor de la magnitud
de la señal analógica de entrada para cada intervalo. Estos códigos son almacenados en un latch de salida, para su
retención temporal.

 Conversor ADC0808.
Es un ejemplo de ADC de aproximaciones sucesivas. dispositivo funciona con una alimentación de 5v, la
Cuenta con una resolución de ocho bits y un tiempo de frecuencia de funcionamiento debe encontrarse entre
conversión de 100 µS. El diagrama de pines de este 10 kHz y 1.28 MHz y dispone de un generador de reloj
circuito integrado es mostrado en la figura 7. Este interno (Instruments, 1988).

Figura 7. Circuito Integrado ADC0808. (Instruments, 1988)

La descripción básica de los pines de este integrado se muestra en la tabla 1.

 NUMERO DEL NOMBRE DEL DESCRIPCION
PIN PIN
01 INPUT 3 Entrada analógica 3.
02 INPUT 4 Entrada analógica 4.
03 INPUT 5 Entrada analógica 5.
04 INPUT 6 Entrada analógica 6.
05 INPUT 7 Entrada analógica 7.
06 START Señal que indica al conversor que debe iniciar la
conversión de la señal analógica de entrada.
07 EOC Señal de reloj generada por el circuito integrado
con una frecuencia de 10 kHz.
08 D3 Resultado de la conversión, bit 3.
09 OE Output enable. Señal de control para habilitar la
carga del código binario en la salida del conversor.
10 CLK Señal de reloj para el funcionamiento del integrado,
según (Instruments, 1988) debe ser una frecuencia
de 640 kHz.
11 VCC Alimentación positiva del integrado, 5v.
12 REF+ Referencia positiva de la conversión, típicamente
5v.
13 GND Referencia de la alimentación.
14 D1 Resultado de la conversión, bit 1.
15 D2 Resultado de la conversión, bit 2.
16 REF- Referencia negativa de la conversión, típicamente
Tierra.
17 D0 Resultado de la conversión, bit 0.
18 D4 Resultado de la conversión, bit 4.
19 D5 Resultado de la conversión, bit 5.
20 D6 Resultado de la conversión, bit 6.
21 D7 Resultado de la conversión, bit 7.
22 ALE Address load enable. Señal que habilita la lectura
de la dirección del canal que se desea leer.
23 ADDRESS C Bit MSB de la dirección del canal que se desea
leer.
24 ADDRESS B Bit 1 de la dirección del canal que se desea leer.
25 ADDRESS A Bit LSB de la dirección del canal que se desea leer.
26 INPUT 0 Entrada analógica 0.
27 INPUT 1 Entrada analógica 1.
28 INPUT 2 Entrada analógica 2.
Tabla 1. Descripción de los pines del integrado ADC0808.

En la figura 8 se muestra la secuencia de tiempos de comienza el proceso de conversión de la entrada

este integrado. Se observa que, durante el analógica, el tiempo que tarda en este proceso se
funcionamiento del integrado, la señal de reloj CLK conoce como tconv. Durante este tiempo de conversión,
debe estar presente. Cuando se desee realizar el las señales ADDRESS y la señal analógica deben
proceso de conversión, el primer paso a realizar es permanecer estables. Cuando se termine el proceso de
modificar el valor de ADDRESS, para asegurar la conversión, se debe habilitar el pin OE por un tiempo
selección de la señal de entrada adecuada. Se debe de retardo debido a un tiempo de retardo generado por
esperar un tiempo de tsu, para poder habilitar la señal la carga de los registros internos presentes en el
en el pin de ALE y esta señal se debe encontrar integrado. Al finalizar este proceso, se logra obtener
habilitada en tw(ALC) tiempo. Además, después de adecuadamente la codificación binaria del valor de la
realizar la habilitación de ALE, se debe esperar un señal analógica seleccionada. Para mayor información
tiempo th para poder habilitar la conversión ubicando un y conocer los tiempos mencionados anteriormente,
‘1’ en el pin de START y se debe mantener este estado consultar (Instruments, 1988).
por tw(S). Apenas se termine este tiempo, el integrado
 Figura 8. Secuencia de Funcionamiento del ADC0808. (Instruments, 1988)

Procedimiento.
Teniendo en cuenta el funcionamiento del circuito que se propone la lectura de una única señal de
integrado descrito anteriormente, se propone generar entrada, las señales de ADDRESS se dejan ancladas
dos señales por medio de la FPGA, para cumplir con para siempre realizar la lectura de un único canal y, en
los tiempos específicos de funcionamiento. Estas el canal seleccionado se ubica un divisor de voltaje
señales se configuran con el objetivo que el circuito conformado por una resistencia fija de 1 kΩ y un
integrado funcione con una frecuencia interna de 640 potenciómetro de 10 kΩ.
kHz, frecuencia típica de funcionamiento según
(Instruments, 1988); y una frecuencia de muestreo de 1 El diagrama de bloques del sistema del ejemplo
kHz, valor que asegura los requerimientos de la teoría presentado se muestra en la figura 9. En donde se
muestreo para señales con una frecuencia máxima de observa que el ADC0808 posee tres entradas y una
500 Hz. salida. Las entradas corresponden a la señal analógica
de entrada y las señales de reloj para su
Para el funcionamiento del integrado, se debe asegurar funcionamiento. La salida es un bus de datos de ocho
la alimentación, que posee un valor entre 0v y 5v. bits paralelo correspondiente a la conversión de la
Además, se debe asegurar la tensión presente en los señal analógica y es una entrada de la FPGA. También
pines de Vref+ y Vref-, los cuales, para este ejemplo, se observa que la FPGA posee tres salidas: dos
fueron configurados en 5v y 0v, respectivamente. El pin correspondiente a las señales de reloj de
ALE se deja habilitado al igual que la señal OE, para Funcionamiento y Muestreo, de un bit cada una; y una
asegurar que el sistema reconozca la señal analógica tercera, de ocho bits, correspondiente a la visualización
presente en la entrada y permita el cambio del código del dato entregado por el ADC y mostrado sobre leds.
binario representativo de la entrada en la salida. Y, ya

Figura 9. Diagrama de Bloques para el ejemplo planteado.

Internamente, la FPGA cuenta con dos divisores de frecuencia, que aseguran las señales de reloj para el
funcionamiento del ADC0808 y cuenta con la asignación del dato de conversión para poder representarlo sobre los
leds dispuestos sobre la tarjeta DE1. El diagrama de bloques del sistema descrito en la FPGA se muestra en la figura
10.
 Figura 10. Diagrama de Bloques Hardware descrito para el ejemplo propuesto.

Después de realizar las conexiones anteriormente mencionadas, se realizan variaciones en la posición angular de la
resistencia variable y, esto, genera variaciones de tensión en la entrada del ADC0808, lo que modifica el código binario
observado en los leds de la tarjeta DE1.

Trabajo Solicitado.
 Realice la implementación de un termómetro digital realizando la visualización de la temperatura leída en los 7
segmentos de la FPGA.

Recomendaciones.
 Tenga en cuenta el valor de salida del sensor de temperatura empleado y realice una instrumentación electrónica,
con el fin de asegurar el formato entre la señal entregada por el sensor y la señal que es leída por el ADC.
 Aplique un correcto periodo de muestreo para obtener una señal representativa de la variable física leída.

Cuestionario.
 ¿Qué sucede si el periodo de muestreo es erróneo? ¿Qué sucede si se aplica una frecuencia de muestreo menor
a la recomendada o al límite del teorema?
 ¿Cuál es el cambio mínimo que es capaz de reconocer su termómetro? ¿Cómo lo podría mejorar?
 Consulte el funcionamiento del ADC por el método de pendiente doble.
 Realice una tabla comparativa entre los métodos de conversión expuestos en esta guía y el método consultado en
inciso anterior. Emplee características de comparación como disponibilidad en el mercado, resolución, tiempo de
conversión, costo, entre otros.

Bibliografía.
Floyd, T. L. (2006). Fundamentos de Sistemas Digitales. (M. Matín, Ed.) (9a ed.). Pearson Educación S.A.
Instruments, T. (1988). ADC0808, ADC0809. CMOS ANALOG-DIGITAL CONVERTERS WITH 8-CHANNEL
MULTIPLEXERS.