1
PRÁCTICA No 4
POLARIZACION Y AMPLIFICACION CON
FETs
PREPARATORIO
Luis Alexander Suquillo Tipán.
Escuela Politécnica Nacional – Ingeniería en Electricidad
[Link]@[Link]
Resumen- La polarización del JFET se realiza mediante
tensión continua y consiste en prepararlo para que en un
circuito, en el cual se le quiere utilizar, a través del JFET circule Por el terminal de control no se absorbe corriente.
una cantidad de corriente ID por el drenaje, y a su vez se obtenga
una tensión entre el drenaje y la fuente VDS para esa cantidad Una señal muy débil puede controlar el componente
de corriente ID
Palabras Claves- JFET, VDS, ID
La tensión de control se emplea para crear un campo
I. INTRODUCCIÓN eléctrico
El transistor JFET (Junction Field Effect Transistor, que se B. . Resolver los siguientes circuitos de polarización, forma
traduce como transistor de efecto de campo) es un de la curva ID contra VDS y forma de la curva ID contra
dispositivo electrónico activo unipolar. VGS:
A. Justificación Circuito 1
Es necesario realizar la presente práctica para entender
de forma experimental los conceptos adquiridos en clase
con respecto a los reguladores de voltajes.
b. Objetivos
- Analizar e implementar circuitos de polarización para
JFET.
-Revisar la temática de amplificadores con JFET
II. DESARROLLO DE CONTENIDOS
A. Consultar las principales características de los
transistores de efecto de campo.
Con los transistores bipolares observábamos como una
pequeña corriente en la base de los mismos se controlaba una Figura 1: Circuito 1
corriente de colector mayor. Los Transistores de Efecto de
Campo son dispositivos en los que la corriente se controla
mediante tensión. Cuando funcionan como amplificador
suministran una corriente de salida que es proporcional a la
tensión aplicada a la entrada. Características generales:
2
Resolución Circuito 2
Figura 5: Circuito 2
Resolución
Figura 2: Resolución Circuito 1
Gráficas
Figura 3: Grafica ID vs VGS Figura 6: Resolución Circuito 2
Gráficas
Figura 4: Grafica ID vs VDS
Figura 7: Grafica ID vs VGS
3
Gráficas
Figura 8: Grafica ID vs VDS Figura 11: Grafica ID vs VGS
Circuito 3
Figura 12: Grafica ID vs VDS
Figura 9: Circuito 3
Resolución
C. Realizar las simulaciones de los circuitos presentados en
Proteus.
Circuito 1
Figura 13: Simulación Circuito 1
Figura 10: Resolución Circuito 3
4
Gráfica Circuito 3
Figura 17: Simulación Circuito 3
Figura 14: Simulación Gráfica Circuito 1
Gráfica
Circuito 2
Figura 15: Simulación Circuito 2
Figura 18: Simulación Gráfica Circuito 3
Gráfica
D. Realizar un resumen del datasheet perteneciente al
JFET J304 y adquirir este dispositivo o un equivalente para
la práctica.
TABLA 1
Símbolo Dato Unidad
VDG 30 V
VGS -30 V
IGF 10 mA
T -55 - 50 °C
IGSS -100 pA
IDSS 15 mA
Vp -8 V
Figura 16: Simulación Gráfica Circuito 2 E. Consultar sobre el voltaje de pinch-off y como
calcularlo.
Una vez polarizado el circuito podrá medir la corriente de
drenador ID y calcular el voltaje Vp tomando l=0. Para este
cálculo deberá de hacer uso del valor de IDSS obtenido en
el apartado anterior. Una vez calculado Vp, anótelo y
refléjelo en la memoria de la práctica. Es importante
recordar que, ya que el transistor JFET es un transistor de
canal n, el voltaje Vp será negativo.
5
Amplificador con JFET I
Figura 19: Pinch -off
F. Implementar los circuitos de la Fig. 1, 2, 3 y calcular los
Figura 22: Amplificador con JFET I
voltajes de salida de cada uno de ellos.
Amplificador con JFET II
Resolución
Figura 20: Amplificador con JFET II
Resolución
Figura 23: Resolución amplificador con JFET I
Figura 21: Resolución amplificador con JFET II
6
Amplificador con JFET III G. Realizar las simulaciones de los circuitos en Proteus; y,
presentar los voltajes de polarización y las gráficas
correspondientes en papel milimetrado
Amplificador con JFET II
Figura 24: Amplificador con JFET III
Resolución
Figura 26: Simulación amplificador con JFET II
Gráfica
Figura 27: Gráfica de la Simulación amplificador con JFET II
Amplificador con JFET I
Figura 25: Resolución amplificador con JFET III
Figura 28: Simulación amplificador con JFET I
Gráfica
Figura 29: Gráfica de la Simulación amplificador con JFET I
7
Amplificador con JFET III
Figura 30: Simulación amplificador con JFET III
Figura 33: Gráfica amplificador con JFET I
Gráfica
Amplificador con JFET III
Figura 31: Gráfica de la Simulación amplificador con JFET III
Graficas en papel milimetrado
Amplificador con JFET II
Figura 34: Gráfica amplificador con JFET III
III. RECOMENDACIONES
1. Se recomiendo usar muy bien el osciloscopio, para
poder visualizar bien las gráficas y reconocer las escalas en
el sistema internacional.
[Link] a usar muy bien el programa Qucs y proteus
para futuras prácticas.
3. Se recomienda probar las putas de prueba, en el
osciloscopio antes de tomar valores.
Figura 32: Gráfica amplificador con JFET II
Amplificador con JFET II
8
IV. CONCLUSIONES
1. Se comprobó matemáticamente que la curva característica
a la salida del FET es muy similar a la de un BJT
2. Los valores de los JFET pueden ser diferentes, aunque
sean del mismo tipo por lo que primero tuvimos que obtener
los valores reales de Vp y de IDSS.
3. Este tipo de amplificador es muy efectivo para redes de
informática, porque tiene una gran eficiencia en sus cálculos
de voltaje y su rectificación es exitosa.
REFERENCIAS
[1] «El transistor de Efecto de Campo». [En línea].
Disponible en:
[Link]
[Link]. [Accedido: 11-may-2019].
[2] «J304 pdf, J304 description, J304 datasheets, J304
view ::: ALLDATASHEET »: [En línea]. Disponible en:
[Link]
pdf/view/180926/FAIRCHILD/[Link]. [Accedido: 11-
may-2019].
