INFORME SIMULACION DEL SUMADOR Y RESTADOR
PROGRAMA
INGENIERÍA DE SISTEMAS
ARQUITECTURA DE COMPUTADORES
GRUPO 1
INTEGRANTES
JUAN ARIAS
LEONARDO LIÑAN
JORGE SILVA
DOCENTE
EVERT DE LOS RIOS TRUJILLO
UNIVERSIDAD DEL MAGDALENA
SANTA MARTA, MAGDALENA
2019-1
INTRODUCCION
Este proyecto consiste es implementar todos los conceptos y
simulaciones desarrolladas en clase sobre el funcionamiento de los
decodificadores, y sumadores en Proteus, con estos conocimientos
aprendidos en clase procederemos a realizar una suma desde el 0 hasta
el 99 mostrada en un display 7 segmentos y una resta binaria.
DESARROLLO DEL SUMADOR DEL 0 HASTA EL 99
Al realizar el circuito de la sumatoria del 0 hasta el 99 en Proteus nos
resultó de la siguiente forma.
SUMADORES (8 BITS)
El sumador de referencia 74LS283, es un sumador completo, que posee
ocho entradas o pines: cuatro para los dígitos de un número A y cuatro
para los dígitos de un número B. Es considerado completo porque
además de tener los ocho pines, también tiene un acarreo de entrada, es
decir, para realizar operaciones con números de más de cuatro bits, se
adecua un sumador y el acarreo de entrada recibe el traslado del
sumador anterior. Produce cinco salidas, cuatro de operar los números 𝐴𝑛
y 𝐵𝑛 y el acarreo de salida.
DECODIFICADOR BCD A 7 SEGMENTOS
El circuito integrado 74LS47 es un decodificador BCD a 7 segmentos de 4
líneas a 7 líneas. Este tipo de decodificador acepta código BCD en sus
entradas y proporciona salidas capaces de encender un display de 7
segmentos para indicar un dígito decimal, es un decodificador.
COMPONENTES DE LA SIMULACION DEL SUMADOR
Para simular un sumador hasta 99 en Proteus se requiere:
Tres sumadores de referencias 74LS283.
Dos decodificadores 74LS47 BCD a 7 segmentos.
Dieciséis LOGICSTATE.
Dos compuertas AND.
Dos compuertas OR
Un 74LS283 a tierra (GROUND).
Un decodificador 74LS47 a tierra (GROUND).
EJEMPLO DE LA SIMULACION DE UN SUMADOR
El display 7 segmentos identifica el binario de la primera unidad 1 y
la decena 1, y dicho proceso se repite para la unidad 2 y decena 2.
De la decena 1 identificamos 1100 que en decimal es el número 3 y
De la unidad 1 identificamos 0100 que en decimal es el numero 2
De la decena 1 identificamos 0110 que en decimal es el número 6 y
De la unidad 1 identificamos 1100 que en decimal es el numero 3
La suma de cada unidad binaria y decena, pasa por unas compuertas
lógicas que aseguran que el acarreo de dicha suma afecte al producto,
dicho esto el proceso de la suma entre 32 y 63 dará como producto 95.
DESARROLLO DEL RESTADOR BINARIO DE 4 BITS
Al realizar el circuito de la resta binaria en Proteus nos resultó de la
siguiente forma.
Según la regla del minuendo menos substraendo se debe alinear
los números como si se tratara de un problema de resta cualquiera.
Escribe el número mayor encima del menor. Si este último tiene
menos dígitos, alinéalos a la derecha, tal como lo harías en un
problema de resta decimal (con base diez).
Las cuatro reglas básicas para la resta de números binarios son:
0-0=0
1–1=0
1–0=1
0 – 1 = 1 ( con acarreo negativo de 1)
Al restarse números algunas veces se genera un acarreo negativo que
pasa a la siguiente columna de la izquierda. En binario solo se produce
este acarreo cuando se intenta restar 1 de 0
COMPUERTA XOR
La puerta lógica OR-exclusiva, más conocida por su nombre en
inglés XOR, realiza la función booleana A'B+AB'. Su símbolo es el más
(+) inscrito en un círculo. En una puerta OR−exclusiva, entradas opuestas
proporcionan una salida a nivel ALTO.
Tabla de verdad
Símbolo
Función booleana
La ecuación característica que describe el comportamiento de la puerta XOR es:
|-
COMPONENTES DE LA SIMULACION DEL RESTADOR
Para simular una resta binaria en Proteus se requiere:
Un sumador de referencia 74LS283.
Ocho LOGICSTATE.
Cinco LOGICPROBE (BIG).
Un 74LS283 Voltaje en corriente directa (VCC).
Cuatro compuertas XOR
EJEMPLO DE LA SIMULACION DE UN RESTADOR BINARIO
Ingresamos en el minuendo que es 0011 (3 en decimal) y el
substraendo que es 1101 (13) y según las 4 reglas procedemos a
operar.
Tanto el minuendo como el substraendo entran en el sumador de
referencia 74LS283
En el logic probe del acarreo se mostrara que signo tendrá el
resultado de la resta.
En los logic probe correspondiente a la resta nos da como resultado
1 como acarreo de salida que representa un menos, y 1010 como
producto de la resta, dicho esto el resultado en decimal seria -10.
CONCLUSIÓN
Podemos concluir que es de gran ayuda la utilización de proteus para
la implementación de los circuitos del sumador y restador ya que
podemos percatarnos de las diferentes maneras de simular una
operación binaria, utilizando herramientas tan complejas como un
decodificador y las compuertas lógicas XOR que nos ayudó a una
mejor implementación de los conocimientos adquiridos en la clase.
