Scribd
Cargar
95 vistas4 páginas

Fase 2 Eder Cogollo

Este documento presenta un proyecto de diseño de un amplificador de baja señal con JFET para una compañía de instrumentos electrónicos. El equipo de trabajo tiene 3 semanas para presentar un informe fundamentado teóricamente y validado experimentalmente sobre una solución al problema. Individualmente, cada estudiante debe describir la teoría del circuito, realizar cálculos matemáticos requeridos para el diseño, y determinar parámetros como la ganancia del amplificador. Colectivamente, el equipo debe implementar el diseño en el laboratorio si es aprob

Cargado por

justjuank2010
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
95 vistas4 páginas

Fase 2 Eder Cogollo

Este documento presenta un proyecto de diseño de un amplificador de baja señal con JFET para una compañía de instrumentos electrónicos. El equipo de trabajo tiene 3 semanas para presentar un informe fundamentado teóricamente y validado experimentalmente sobre una solución al problema. Individualmente, cada estudiante debe describir la teoría del circuito, realizar cálculos matemáticos requeridos para el diseño, y determinar parámetros como la ganancia del amplificador. Colectivamente, el equipo debe implementar el diseño en el laboratorio si es aprob

Cargado por

justjuank2010
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd

EDER COGOLLO

Fase 2 - Presentar solución al problema del amplificador de baja


señal con JFET

Suponga que trabaja para una compañía que diseña, prueba, fabrica y
comercializa instrumentos electrónicos. Su segunda asignación es
presentar trabajando en equipo con cuatro compañeros, una solución
llamada amplificador de baja señal con JFET, el cual permite restaurar
señales débiles en los diferentes circuitos de transmisión y recepción de
información las especificaciones dadas para el diseño son las siguientes:

Señal de entrada: 300mV a 1Khz.


Referencia del JFET: J201
ID= 327uA, VD= 4.6V, VGS (off)= -1.5V, VCC= 20V.

De catálogo se tiene que: IDSS puede Variar de 1mA a 100mA… para este
diseño se trabajara IDSS=3mA.

El equipo de trabajo cuenta con 3 semanas para presentar un informe a


la empresa, en él mismo, es obligatorio se evidencie una fundamentación
teórica, una argumentación y la validación de la solución. Además, de ser
aprobada la propuesta, se deberá realizar una implementación real y para
ello se contará con acceso a los laboratorios.

Actividades a desarrollar

Individuales:

1. Fundamentación Teórica.
(Primera Semana)
Figura No. 1. Diagrama Esquemático del Amplificador
Fuente Autor.

1.1. Luego de la lectura de los recursos educativos requeridos para la


Unidad 2, Cada estudiante debe describir con sus propias palabras
la teoría de funcionamiento del circuito anterior.

El circuito anterior este compuesto por distintas capas de dispositivos


y elementos que se encargan de incrementar la intensidad de corriente
la potencia o tensión de una señal para amplificarla.

El circuito está conectado a una fuente de voltaje de corriente directa


de 20v que es el encargado de alimentarlo. tenemos una entrada de
señal senoidal de baja potencia, que entra al circuito, está es captada
por un capacitor que es el encargado de aislar cualquier señal parasita
de corriente directa que pase por él, pasando por el transistor que
envía la señal filtrada al amplificador, en este caso un jfet.
Finalmente, la señal en su salida es amplifica, dependiendo la
configuración que se le haiga dado al amplificador.

Argumentación.

(Segunda Semana).
Dadas Las Fórmulas:

RD = (VCC – VD) / ID VGS = - ID∙ RS AV = -Gm∙ RD

RS = VGS (off) / IDSS RG = Entre 1 y 2 MΩ Gm = ID / VGS

1.1 Argumentar matemáticamente el diseño presentado realizando los


siguientes cálculos.

-Estudiante 1:
a.) Calcular la resistencia del drenaje RD.
Para calcular la resistencia de drenaje RD. Aplicamos la siguiente
formula
RD = (VCC – VD) / ID
Remplazamos con los valores dados.
GRD = (20v – 4.6v) / 327uA
RD = (15.4v) / 327uA
RD = 4709 Ω

-Estudiante 2:
b.) Calcular la resistencia del drenaje RS.
-Estudiante 3:
c.) Cual es el tipo de polarización del JFET y explique porque el
valor de RG debe ser alto?
-Estudiante 4:
d.) Calcular la reactancia capacitiva de los condensadores de
acople.
-Estudiante 5:
e.) Calcular la ganancia de voltaje AV.

También podría gustarte