BUS DE DATOS

BUS DE DIRECCIONES

BUS DE CONTROL
EEPROM 28C64A
A0 – A12
D0 - D7
CE\
CIRCUITO DE CRISTAL

EEPROM 28C64A
A0 – A12
D0 - D7
MICROPROCESADOR CE\

80C31

SRAM MCM6264C
A0 – A12
D0 - D7
CE\
DECODIFICADOR
O7\ - O0\
A13 – A15
74LS138

Puertos I/O cada

uno de 8 bits
I/O

ENTRADAS
A0 – A1
ANALOGICAS D0\ - D7\
ES\
A0 – A2
D0\ - D7\
ES\

ENTRADAS
ANALOGICAS

A0 – A2
D0\ - D7\
ES\

BUSES DE
EXPANCION
1. DESARROLLAR EL MAPA DE MEMORIA PARA UN SISTEMA CON MICROPROCESADOR
CON LAS SIGUIENTES CARACTERISTICAS:
 Up = 80C31
 EEPROM 16K
 SRAM 8K
 PUERTOS I/O: 8puertos de cada uno de 8 bits I/O configurables
 PUERTOS ANALOGICOS: 16 entradas analógicas

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 64k

0 0 0 0 0 0 0 0 0 0 0 0 0
↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓
0 0000-1FFF 0 0 0 8k EEPROM1 8K
↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓
1 1 1 1 1 1 1 1 1 1 1 1 1

0 0 0 0 0 0 0 0 0 0 0 0 0
↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓
2 2000-3FFF 0 0 1 8k EEPROM2 8K
↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓
1 1 1 1 1 1 1 1 1 1 1 1 1

0 0 0 0 0 0 0 0 0 0 0 0 0
↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓
4 4000-5FFF 0 1 0 8k SRAM 8K
↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓
1 1 1 1 1 1 1 1 1 1 1 1 1

0 0 0 0 0 0
↓ ↓ ↓ ↓ ↓ ↓
6 6000-7FFF 0 1 1 X X X X X X X 8k PUERTO I/O Y ADC
↓ ↓ ↓ ↓ ↓ ↓
1 1 1 1 1 1

FUTURA EXPANSION
8 8000-9FFF 1 0 0 ? ? ? X X X X X X X ? ? ? 8k
8K NO UTILIZADO

FUTURA EXPANSION
A A000-BFFF 1 0 1 ? ? ? X X X X X X X ? ? ? 8k
8K NO UTILIZADO

FUTURA EXPANCION
C C000-DFFF 1 1 0 X X X X X X X X X X X X X 8k
8K NO UTILIZADO

FUTURA EXPANCION
E E000-FFFF 1 1 1 X X X X X X X X X X X X X 8k
8K NO UTILIZADO
 74LS42 C B A
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
0 0
0 ↓ ↓
↓ ↓
6000-6007 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 8
0 0
1 ↓ ↓ PPI 2
↓ ↓
1 1
0 0
0 ↓ ↓ PPI 3
↓ ↓
6008-600F 0 1 1 0 0 0 0 0 0 0 0 0 1 1 1 8
0 0 0
↓
6018-601F 0 1 1 0 0 0 0 0 0 0 0 1 1 ↓ ↓ ↓ 8 ADC 1
1 ↓ ↓
1 1
0 0 0
6020-6027 0 1 1 0 0 0 0 0 0 0 1 0 0 ↓ ↓ ↓ 8 ADC 2
↓ ↓ ↓
1 1 1

6038-603F 0 1 1 0 0 0 0 0 0 0 1 1 1 X X X 8 FUTURA EXPANSION

8 NO UTILIZADO

0000H 2000H 4000H 6000H 8000H A000H C000H E000H

1FFFH 3FFFH 5FFFH 7FFFH 9FFFH BFFFH DFFFH FFFFH

EEPROM EEPROM SRAM

5. Indique cual es el propósito de utilizar PLL interno en el PIC18F4550.
El circuito PLL es un sistema realimentado cuyo objetivo principal consiste en la generación de una señal de
salida con amplitud fija y frecuencia coincidente con la de entrada, dentro de un margen determinado.
En cuanto al PLL que es interno en el PIC18F4550 permite amplificar la frecuencia del oscilador.
6. Cuando se utiliza el USB que limitaciones genera el PIC18F4550.
brinda pocas prestaciones en cuanto a periféricos que soportaba de manera embebida, así como pocos recursos y baja
velocidad de USB.

SISTEMA DE MICROPROCASADOR