DISEÑO DE CIRCUITOS

ARITMÉTICOS

LABORATORIO DE CIRCUITOS DIGITALES

Circuitos digitales 1|
DISEÑOS OBLIGATORIOS

De las siguientes preguntas, resolver CINCO como mínimo y hacer su

De las siguientes preguntas, diseñar en VHDL como mínimo TRES y hacer su

A) Para el circuito que se muestra:

a) Explicar el funcionamiento del sumador/restador de 4 bits en

Circuitos digitales 2|
Circuito interno

Rango de números

Circuitos digitales 3|
Tabla de verdad de un H.A

A B Cin Cout S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

b) Simular para los casos que los números A (A4 A3 A2 A1) y B (B4 B3 B2 B1)
sean positivos y negativos en complemento a DOS, considere los 4 casos.

0001+0011= 0100 (-0011) +(- 0011) = 1010

0111+(- 0011)= 0100 -0011+ 0011= 0000

Circuitos digitales 4|
Circuitos digitales 5|
Implementación en código vhdl

Circuitos digitales 6|
B) Diseñar un sumador/restador en complemento a DOS, en base al 74LS283
(Full Adder de 4 bits) más puertas simples. Explicar el funcionamiento de tipo
de acarreo y su retraso típico. Simular para los 04 casos que los números A (A4
A3 A2 A1) y B (B4 B3 B2 B1) sean positivos y negativos en complemento a DOS.

Se pide:

Circuitos digitales 7|
- Resumen de la Hoja de Datos Técnicos del CI 74LS283. Buscar en internet
el “data sheet”.

Circuitos digitales 8|
Circuitos digitales 9|
C i r c u i t o s d i g i t a l e s 10 |
C i r c u i t o s d i g i t a l e s 11 |
- Simular el equivalente lógico del CI y definirlo como símbolo. Incluir el
pin de Vcc y GND con la misma distribución de pines del “data sheet”.

C i r c u i t o s d i g i t a l e s 12 |
C i r c u i t o s d i g i t a l e s 13 |
- Mostrar el conexionado y simular el diseño usando el símbolo del CI
74LS283. El conexionado debe ser tal como se haría en un protoboard real.

0001+0011= 0100 (-0011) +(- 0011) = 1010

0111+(- 0011) = -0011+ 0011= 0000

numeroB

el numero B esta en complemento a dos

C i r c u i t o s d i g i t a l e s 14 |
CODIGO IMPLEMENTADO EN MAX PLUS 2

código para un fulladder de 4 bits

código para un (sumador completo)

C i r c u i t o s d i g i t a l e s 15 |
 C) Diseñar un circuito que convierta un número binario natural (0-19) en el
correspondiente número en código BCD natural (2 dígitos: unidades y
decenas). Usar un bloque Full Adder de 4 bits como base del diseño y
puertas simples de ser necesario.

Solución:

C i r c u i t o s d i g i t a l e s 16 |
 DECIMAL BINARIO BCD NATURAL
ABCD SUMAMOS +6 DECENAS UNIDADES
0 00000 0000 0000
1 00001 0000 0001
2 00010 0000 0010
3 00011 0000 0011
4 00100 0000 0100
5 00101 0000 0101
6 00110 0000 0110
7 00111 0000 0111
8 01000 0000 1000
9 01001 0000 1001
10 01010 +0110 0001 0000
11 01011 +0110 0001 0001
12 01100 +0110 0001 0010
13 01101 +0110 0001 0011
14 01110 +0110 0001 0100
15 01111 +0110 0001 0101
16 10000 +0110 0001 0110
17 10001 +0110 0001 0111
18 10010 +0110 0001 1000
19 10011 +0110 0001 1001
 Los numeros bcd del 0 al 9 al descomponer en
unidades y descenas tines siempre la decena
igual a cero y asi tabien los numeros del 10 al 19
tienen en la descenas el numero 1 en binario.
 Creamos una funcion para que active la suma de
mas 6 y la puesta del numero 1

C i r c u i t o s d i g i t a l e s 17 |
 Realizamos el mapa k

ECUACIÓN BOOLEANA
F= A + BD + BC

DISEÑO DEL CIRCUITO

C i r c u i t o s d i g i t a l e s 18 |
CODIGO EN VHDL

C i r c u i t o s d i g i t a l e s 19 |
D) Diseñar una década sumadora expandible para números en BCD
natural. Usar 02 F.A. de 4 bits y puertas simples.
Solución:
Planteamiento: La entrada consta de dos A=A4, A3, A2, A1 y B=B4, B3, B2, B1,
diseñamos un integrado de tal manera que en a salida se muestra la suma de A
más B.
No salió

C i r c u i t o s d i g i t a l e s 20 |
E) Diseñar un COMPARADOR para dos números de 4 bits en binario natural
A = A3 A2 A1 A0 y B = B3 B2 B1 B0. Usar UN solo bloque sumador completo
(FA) de 4 bits y puertas simples.

código vhdl

C i r c u i t o s d i g i t a l e s 21 |
F) Diseñar un COMPARADOR para dos números de 4 bits en formato
COMPLEMENTO A UNO: A = A3 A2 A1 A0 y B = B3 B2 B1 B0. Usar sumador
completo (FA) de 4 bits y puertas simples.

C i r c u i t o s d i g i t a l e s 22 |
CODIGO EN VHDL

G) Convertir de BCD (2 -4 -2 -1) conocido como AIKEN a BCD natural. Usar un

C i r c u i t o s d i g i t a l e s 23 |
DISENO DEL CIRCUITO

PRIMERA FORMA.
Sumamos a todos los números AIKEN EN MAS 6(0110)
LO CUAL ESTARA GENERADO POR EL NUMERO B

C i r c u i t o s d i g i t a l e s 24 |
SEGUNDA FORMA
ESTARA DADO POR PESO (1242)

C i r c u i t o s d i g i t a l e s 25 |
Implantación en código VHDL

C i r c u i t o s d i g i t a l e s 26 |
C i r c u i t o s d i g i t a l e s 27 |
H) En la figura se tienen números AB (desde 0 hasta 99) en código BCD, y
donde A = A3 A2 A1 A0 representa las decenas y B = B3 B2 B1 B0 representa las
unidades. Diseñar el circuito que convierta el número AB en su equivalente
número en binario natural N= N6 N5 N4 N3 N2 N1 N0. Emplear SOLO
sumadores para dicho diseño.

C i r c u i t o s d i g i t a l e s 28 |