FUNDACIÓN UNIVERSITARIA DE SAN GIL UNISANGIL
FACULTAD DE CIENCIAS NATURALES E INGENIERÍA
INGENIERÍA ELECTRÓNICA
Laboratorio electrónica Analógica I
PRACTICA N° 2
LENGUAJE DE DESCRICION DE HARDWARE – VHDL
Autor: Jose Joaquin Uribe Parra, Andrés Vargas Y Henry García
Abstrat ESPECIFICOS
Autores: José Joaquín Uribe Parra, Calixto Andrés Vargas Moreno y Ailyn Tatiana Torres
Bernardo Antonio López Zambrano.
Los transistores son elementos semiconductores con Comprender las sentencias de descripción para
tres regiones de trabajo: región de agotamiento, región diseñar parámetros de operación.
de saturación y región de operación. Los transistores Diseñar un proceso de lógica combinacional
poseen tres conexiones: base, colector y emisor. Estos orienta a la descripción de hardware.
elementos son muy utilizados en la actualidad gracias a Comprender el software de diseño de
su fácil manejo y su operación. descripción de hardware utilizado en este caso
el QUARTUS II.
Interpretar el funcionamiento y el manejo del
programa y la interfaz de conexión a la tarjeta.
I. INTRODUCCION Desarrollar e implementar circuitos de lógica
combinación con diferentes situaciones
En esta práctica de laboratorio se realizaron 7 diseños planteadas.
en lenguaje de descripción de hardware VHDL con el
objetivo de comprender el uso de la tarjeta electrónicas III. EQUIPOS Y MATERIALES
FPGA, donde se usó CYCLON II de ALTERA. Para la
descripción de hardware en VHDL se usan sentencias Software QUARTUS II
de operación para poder ordenar y organizar las órdenes Tarjeta electrónica FPGA CYCLON II.
y lo que se quiere comunicar a la tarjeta para su Computador
operación y visualización en sus componentes. La Análisis, recueros y conceptos.
tarjeta cuenta con 10 switch que su pueden usar como
ordenes de entrada de operación 1 o 0 es decir datos
binarios, también posee 6 pulsadores que se usan para
recrear señales de pulso, tiene 4 display de 7 segmentos
con una entrada por segmento como salida de datos. IV. ANALISIS PROCEDIMEINTOS Y
También utiliza led como salidas de datos. Lo que se RESULTADOS.
hace es ordenar y diseñar órdenes lógicas a través de
descripción y la tarjeta las toma y las visualiza con los Diseños a realizar:
elementos de salida nombrados anteriormente.
Sumador restador de 4 bits
Comparador de magnitud de 4 bits (mayor –
igual – menor)
II. OBJETIVOS Multiplexor 4 a 1
GENERAL Decodificador BCD a 7 segmentos
Registro de desplazamiento de 8 bits
Comprender el leguaje de descripción de Contador binario de 4 bits con 7 segmentos
hardware y sus parámetros. Flip flop
FUNDACIÓN UNIVERSITARIA DE SAN GIL UNISANGIL
FACULTAD DE CIENCIAS NATURALES E INGENIERÍA
INGENIERÍA ELECTRÓNICA
1. Sumador restado de 4 bit Luego declaramos que el signo solo aparezca si es una
resta y si A es menor que B. finalmente decimos que se
Para este diseño sumamos y restamos un número apaguen los demos segmentos del display
binario de 4 bits dando opción a la operación requerida
y visualizando su respuesta en número binario de igual 2. Comparador de magnitud de 4 bits (mayor –
magnitud en leds. igual – menor)
DISEÑO EN VHDL Para este diseño comparamos dos datos binario de 4
bits A y B, y decimos si A es mayor, igual o menor
que B.
DISEÑO EN VHDL
En el diseño agregamos las librerías visualizadas un la Nuevamente ponemos las librerías. Declaramos los
imagen anterior y declaramos dos vectores de entrada vectores de entrada A y B, luego los estándares lógicos
A y B, un estándar lógico de entrada SEL, un vector de de salida MAYOR, IGUAL y MENOR.
salida RES donde se visualiza la respuesta, un estándar
lógico SIGNO visualizar el signo y un vector SEG para En el proceso usamos la sentencia WHEN para
apagar los demás segmentos del display. seleccionar si es mayor, menor o igual. Ponga 1 cuando
A > B si no ponga 0, se repite para los otras dos
Damos el nombre al diseño y realizamos el proceso: resultados y cada uno se visualiza con un led.
Usamos la sentencia WHEN que nos permite 3. Multiplexor de 4 a 1
seleccionar una acción dependiendo de una variable de
entrada en este caso que se haga una suma se selecciona En este diseño tenemos un dato de cuatro bit y
1 y si no que haga la resta. seleccionamos el dato almacenado y la posición
deseada.
Luego decimos que si la entrada A es menor B que
ponga un 0 con lo que se encenderá en segmento del
display que indique el signo menos.
FUNDACIÓN UNIVERSITARIA DE SAN GIL UNISANGIL
FACULTAD DE CIENCIAS NATURALES E INGENIERÍA
INGENIERÍA ELECTRÓNICA
DISEÑO EN VHDL
Agregamos las librerías correspondientes. Luego
declaramos las entradas como estándares lógicos A, B,
C, D, el vector de selección de 4 opciones y la salida de
dato estándar lógico F.
Luego en el proceso usamos la sentencia WITH SELET
WHEN para visualizar cada dato cuando SEL sea la
combinación requerida.
4. Decodificador BCD a 7 segmentos.
En este diseño visualizamos una entrada de dato binario
de 4 bits decodificada a una salida en número decimal
a través del dos display de 7 segmentos.
DISEÑO EN VHDL
FUNDACIÓN UNIVERSITARIA DE SAN GIL UNISANGIL
FACULTAD DE CIENCIAS NATURALES E INGENIERÍA
INGENIERÍA ELECTRÓNICA
Agregamos las librerias, declaramos la señal de entrada
de 4 bits como vector BIN, luego las señales de salida
los vectores de 7 bit para los display 7 segmentos el de
unidades DISPLAY_U y el de decenas DISPLAY_D.
Luego en el proceso seleccionamos los datos IV CONCLUSIONES
corespondientes a las combinaciones para visualizar los
datos en numeros decimales teniendo en cuenta que los Como conclusiones podemos decir
segmentos se encienden con un 0 logico. Para ello que el programa Interactivve Physics
usamos la sentencia WITH SELECT WHEN para es una gran herramienta para simular
visualizar cada dato según la combinacion de la entrada fenomenos o experiencias fisicas y
binaria de 4 bits.
poder comprender un poco mas.
5. Resgistro de dezplazamiento de 8 bits
El movimiento armonico amortiguado
En este diseño visualizamos el desplazamiento de un
registro de 8 bits con entrada serie y salida en paralelo.
posee una vibracion que dismuye en
funcion de tiempo debido a la friccion
DISEÑO EN VHDL de ambiente, a la fuerza del viento y
otros factores que efectan el
movimiento.
El movimiento armonico forzado
necesita de una fuerza ofactor externo
que le imponga un afuerza que lo
integr en su ciclo de oscilacion es de
cir que vuelva a dicho periodo que
llevaba un un momento del
movimiento.
El fenomeno de resonancia se lleva a
cabo cuando se forza una frecuancia o
se somete un objeto a uns fuerza y
esta produzca una fuerza de vibracion
que sobrepasa su brivracion natural
provocando que se destruya.
Agregamos las librerias correspondientes, declaramos
la señal de entrada de reloj CLK como estandar logico,
luego la señal de entrad ade datos en serie E como BIBLIOGRAFIA
estandar logico y declaramos la salida de datos en
paralelo S como un vector de 8 bits que visualiza los
datos de salida en leds. YOUNG, Hugh. , FREEDMAN, Roger.
Física universitaria. Decimo segunda
edición. México: Pearson Educación.
2009. Volúmenes 1 y 2.
FUNDACIÓN UNIVERSITARIA DE SAN GIL UNISANGIL
FACULTAD DE CIENCIAS NATURALES E INGENIERÍA
INGENIERÍA ELECTRÓNICA
2. CRISTANCHO, Fernando,
FAJARDO Fabio. Física Experimental
II. Mecánica e introducción a la física
térmica. Bogotá: Universidad Nacional
de Colombia. 2003. Reimpresion 2009.
UNIVERSITY OF COLORADO. Phet.
Interactive Simulations. Disponible en
internet: [Link]
[citado el 19/12/2012].
[Link]
movimiento+armonico+amortiguado+
mac+mcgraw+hill&source=lnms&tbm=
isch&sa=X&ved=0ahUKEwjVt5qSi7X
WAhXlqFQKHT0IBesQ_AUICigB&biw
=1517&bih=708#imgrc=hsVD5MZUjz
KNRM:
[Link]
a_(mec%C3%A1nica)
