FIEE – UNMSM 2018-II

UNIVERSIDAD NACIONAL MAYOR DE SAN

MARCOS
Universidad del Perú, DECANA DE AMÉRICA

FACULTAD DE INGENIERÍA ELECTRÓNICA, ELÉCTRICA

Y TELECOMUNICACIONES

Laboratorio de sistemas
digitales
“CONTADORES”

INFORME FINAL 05

Alumnos:
-Carhuancho Juica, Walther Yonatan - 16190155

-Rivas Mendoza, Manuel - 16190142

-Alarcón Palomino, Mary– 16190175

Profesor: Ing. Casimiro Pariasca, Oscar

2018

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

LABORATORIO 05: CONTADORES

I. OBJETIVO:
 Diseñar circuitos secuenciales autónomos (contadores) utilizando CIs
estándar.

II. MATERIALES y EQUIPO:

 Protoboard, cables de conexión, módulos EB-205, TM-01
 CI TTL:
 1 CI 74LS90 (contador de décadas, de 0 a 9)
 1 CI 74LS93 (contador de rizo, 4 bits)
 1 CI 74LS161 (contador binario con carga en paralelo)
 1 CI 74LS47 (decod BCD a 7 segmentos)
 1 CI 74LS193 (contador ascendente-descendente)
 1 CI 74LS154 (decodificador)
 2 CI 74LS76 (flip-flop JK)
 1 CI 74LS08
 1 CI 74LS160 (contador síncrono 4 bits)
 1 CI 74LS163 (contador síncrono 4 bits)
 2 display de 7 segmentos
 LEDs (varios)
 Resistencias: - 14 x 120 OHM, ½ Watt;
 2 x 47 ohm
 Fuente C.C. +5 voltios; VOM; ORC; Generador de Pulsos.
III. MARCO TEÓRICO

Un contador digital es constituido exactamente en igual forma que un divisor de

frecuencia. En efecto, el circuito divisor-por-diez es en el fondo un contador,
porque cuenta hasta diez pulsos y da una salida; se repone y queda listo para
repetir el procedimiento de nuevo. Si se colocan varios flip-flops tipo JK en
cascada, que inicien en el binario CERO, un BURST de pulsos en serie,
colocados en la entrada, dejará los flip-flops en estados tales que ellos
indiquen en forma binaria la cantidad de pulsos que arribaron al terminal de
entrada.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

Notemos de nuevo que cada etapa debe cambiar de estado solamente cuando
la anterior pasa de lógica 1 a lógica 0. Cuando en electrónica se menciona la
expresión BURST, que traducida significa "ráfaga", "reventar", "porción", se
quiere dar a entender que esos pulsos se presentan como un tren definido,
"como una cierta cantidad de vagones unidos entre sí", iguales y mensurables
en su cantidad. (En el estudio de televisión en color se encuentra con mucha
frecuencia esta palabra BURST, y se refiere a los 8 o más pulsos encargados
de sincronizar los circuitos de crominancia, los cuales vienen a manera de
"ráfaga de metralleta" incluidos dentro de la onda portadora de TV).
Los contadores digitales son un medio muy práctico para determinar
FRECUENCIA, si la entrada del contador es "abierta" a una señal de
frecuencia desconocida, durante un tiempo exactamente controlado
(recordemos que "frecuencia" es la cantidad de ciclos que transcurren durante
un segundo de tiempo). Los medios-ciclos (half-cycles) positivos de la
frecuencia desconocida son contados, y su cantidad en el período de conteo
permite establecer la frecuencia.
Si el lado complementario del JK flip-flop es usado para manejar al que sigue,
entonces el contador es conocido como un BACKWARD COUNTER (contador
hacia atrás); esto es, el arranca en 1111 y cuenta sucesivamente hacia abajo,
1110, 1101, 1100, etc. Este tipo de contador es muy práctico cuando se quiere
determinar la DIFERENCIA entre una frecuencia desconocida y una frecuencia
asignada. El contador puede ser pre-cargado con la frecuencia de entrada. El

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

residuo positivo o negativo, a la izquierda del contador es la diferencia. La

figura 22 muestra un contador de 4 bits, implementado con cuatro flip-flops tipo
T (Toggle), a partir de integrados JK, recordemos que en este caso no se tiene
en cuenta las entradas J y K, por lo que se deben dejar "al aire", en lógica 1
(muchos integrados digitales están internamente hechos para que sus entradas
queden automáticamente en nivel alto cuando son dejados "al aire" sus
terminales).

Hay muchas clases distintas de flip-flops contadores en circuito integrado IC. El

módulo de un contador especifica la máxima cuenta que el alcanza antes de
reciclar. Los contadores módulo 10 son muy populares porque ellos reciclan
después de caer el décimo pulso de entrada, y por lo tanto proveen una
manera fácil de contar en decimal. Ellos son a menudo llamados
CONTADORES DE DECADAS BCD (Binario Codificado a Decimal), y siempre
tienen solamente cuatro terminales de salida (representan desde el 0000 hasta
el 1001). Los contadores que están diseñados para aprovechar al máximo los
cuatro bits del Word Nibble (medio byte) de salida, se llaman contadores
HEXADECIMALES (representan desde el 0000 hasta el 1111).
Los contadores pueden tener una variedad de controles de entrada. Un
contador típico, por ejemplo, se puede programar para que cuente hacia arriba
o hacia abajo (Up/Down). Puede también tener entradas de control para
regresar la cuenta a 0's, iniciar la cuenta en cualquier valor deseado, o para
indicar los momentos en los cuales el contador debe trabajar. Estos últimos
terminales son los habilitadores, o entradas ENABLE. Debido a que los
contadores almacenan la cuenta acumulada hasta que llegue el próximo pulso
clock, ellos pueden ser considerados STORAGE REGISTERS.
Los circuitos integrados TTL contadores más comunes son:
o 7490A Décadas, divisor por 12 y contador binario BCD hasta 10 (de 0 á 9).
o 7492A Décadas, divisor por 12 y contador binario hasta 12 (de 0 á 11).
o 7493A Décadas, divisor por 12 y contador binario hasta 16 (de 0 á 15).
o 74160A Contador sincrónico de 4 bits, completamente programable.
o 74190 Contador sincrónico Up/Down, BCD, programable (de 0 á 9).
o 74191 Contador binario de 4 bits, sincrónico, Up/Down.
o 74192 Contador sincrónico Up/Down BCD, programable (de 0 á 9).
o 74193 Contador sincrónico de 4 bits binarios, programable, Up/Down.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

IV. PROCEDIMIENTO EXPERIMENTAL:

1. Uso del CI 74LS90

a) Realizar el diseño de un contador de 0 a 9 teniendo en cuenta sólo las

conexiones de la parte superior del esquema adjunto. Verificar su correcto
funcionamiento colocando una señal de reloj de 1Hz o menos y de 0 a +5
voltios. Utilice un decodificador 74LS47 y un display de 7 segmentos a la
salida del contador para verificar la secuencia de conteo.

2. Uso del CI 74LS93

(Contador de 3 bits ) (Fig. 3)

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

- Conecte el CI 74lS93 para que trabaje como contador de 3 bits usando la

entrada B y los FF QB, QC y QD. Verificar el funcionamiento conectando
LEDs a las salidas.
(Contador binario) (Fig. 4)
- Ahora conecte el CI 74LS93 como un contador de 4 bits usando la entrada
A y conectando la salida QA al Terminal de entrada B. Las entradas R1 y R2
deben estar a tierra, Los terminales 5 y 10 se conectan a la fuente de 5 V
c.c. Los pulsos se aplican a la entrada 14 (A). La salida Q A corresponde al
bit menos significativo. Verificar el funcionamiento del contador conectando
LEDs a las salidas. ¿Cuál es la secuencia de conteo?

Aplicando una señal de reloj de 1 KHZ, observar las salidas con el

osciloscopio. Dibujar las formas de onda, considerando al menos 16 ciclos de
reloj.
Observe que la frecuencia de reloj en la salida del primer FF es la mitad que
la frecuencia de entrada del reloj. Cada FF subsiguiente reduce a la mitad la
frecuencia que recibe. El contador de 4 bits divide la frecuencia de entrada
entre 16 en la salida QD
Contador BCD
Conectar el CI 74LS93 como contador BCD tal como se observa en la figura
5.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

La representación BCD emplea los números binarios del 0000 al 1001 para
codificar los números decimales del 0 al 9.
Observar las formas de onda en las salidas con el osciloscopio, dibujar las
formas de onda, considerando al menos 10 ciclos de reloj.
Otros contadores:
El CI 74LS93 puede conectarse de modo que cuente desde 0 hasta diversos
conteos finales. Esto se hace conectando una o dos salidas a las entradas de
CLEAR es decir a R1 y R2.
Por ejemplo, si se conecta R1 a QA en vez de QD, el conteo será de 0000 a
1000. Verificar experimentalmente.
Verificar, asimismo, el conteo desde 0000 hasta:
a) 1101 b) 0111 c) 1011
Conecte cada circuito y verifique la sucesión de conteo aplicando pulsos con
el pulsador y observando el conteo de salida en los LEDs.
Formas de onda en compuerta NAND:
Conectar el circuito de la figura 6 y verificar las formas de onda a la salida de
la compuerta NAND.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

3. Uso del CI 74LS76: Contador de rizo

Construya un contador de rizo de 4 bits usando el CI74LS76. Conecte a 1
lógico todas las entradas asincrónicas de PRESET y CLEAR. Conecte la
entrada de pulso de conteo a un pulsador y verifique que el contador funcione
correctamente.
Modifique el contador de modo que cuente hacia abajo. Compruebe que cada
pulso de entrada disminuye en 1 el contador.

Contador sincrónico
Construya un contador sincrónico de 4 bits y verifique su funcionamiento. Use
2 CI74LS76 y un CI 74LS08.
Contador decimal
Diseñe un contador BCD sincrónico que cuente de 0000 a 1001. Use dos CI
74LS76 y un CI 74LS08. Verifique que la sucesión de conteo sea la correcta.
Determine si el contador se reinicia automáticamente. Esto se hace iniciando
el circuito con cada uno de los seis estados no utilizados mediante las
entradas de set y reset. Si el contador se reinicia automáticamente, la
aplicación de pulsos deberá transferir el contador a uno de los estados
validos.

4. Uso del CI 74LS161

Contador binario con carga paralela

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

El CI 74LS161 es un contador binario sincrónico de 4 bits con carga paralela

y despeje asincrónico.
Verificar el funcionamiento del CI 74LS161 de acuerdo a la tabla de función.
(Fig. 8).

Muestre como puede hacerse que el CI 74161, junto con una compuerta
NAND de dos entradas opere como contador BCD sincrónico que cuente de
0000 a 1001. No utilizar la entrada de reset. Utilice la compuerta NAND para
detectar la cuenta 1001, lo que hará que se carguen ceros en el contador.

5. Uso del CI 74LS193

- Verificar el funcionamiento del CI 74LS193 (utilizar el módulo EB-205).
a) Comprobar la cuenta ascendente y descendente.
b) Verificar la carga paralelo del contador.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

c) Modificar para que la cuenta sea de 0 a 8

d) Cargar en paralelo el número “6”, inmediatamente después de identificar el
número “4”. Proseguir la cuenta de 6 a 7. Resetear el contador en el octavo
pulso, sin generar /CARRY.
e) Verificar la utilidad de los decodificadores y del display.

V. CUESTIONARIO FINAL

1. Analice y explique el funcionamiento de los circuitos de la parte

experimental.
1) Uso del CI 74LS90
a) Realizar el diseño de un contador de 0 a 9 teniendo en cuenta sólo las
conexiones de la parte superior del esquema adjunto. Comprobar su
correcto funcionamiento.

Para que el CI 74LS90 funcione como contador MOD 10, al menos dos de
los cuatro reset, deben estar a un nivel bajo, así que para asegurar el
conteo, ponemos los cuatro terminales a tierra.
Para obtener la máxima cuenta (década), la entrada B está conectado a la
salida QA. Para una secuencia BCD.
Así se verán las salidas:

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

Luego, consecutivamente irán saliendo los demás números:

Luego se repetirá una y otra vez la secuencia de conteo, hasta que se

manipulen los “reset” del componente.
Opcional:
b) Duplicar el circuito anterior y comprobar nuevamente su funcionamiento.
El circuito ya fue comprobado.
c) Enlazar convenientemente ambos montajes, según el esquema indicado,
para construir un contador de 0 a 99.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

El circuito mostrado viene a ser un contador de 0 a 99, es decir el máximo

conteo que se puede representar con el ‘193.
El funcionamiento del primer IC es el mismo que el caso anterior, una
década completa, es decir de 0 a 9. Con el clock principal como señal de
entrada.
El segundo IC trabaja, en cambio, con la señal de salida del primero.
Cuando el primer IC llega a su máxima cuenta, se activa el pulso de
entrada para el segundo IC y comienza la cuenta. El periodo de las
pulsaciones será cada década, al final de cada cuenta del primer IC.
Entonces esta cuenta representa a las decenas. Al Llegar a la máxima
cuenta, 99, vuelve a comenzar el ciclo.
Para el primer IC, el BI/RBO, está a un nivel alto, esto implica que el cero
está incluido en la cuenta de las unidades.
El 2do IC, tiene conectado su terminal BI/RBO a la salida del RBI del 1º, y
su terminal RBI a un nivel bajo; esto significa que se eliminan los ceros que
no son significativos en la cuenta a la izquierda del número producido en la
cuenta, es decir, cuando se comience a contar: 0, 1…, 9; no aparecerá un
0 a la izquierda de estos dígitos. Se elimina el 0 en la cuenta del 2º IC.
Las señales de reset en la entrada están todas a nivel bajo para asegurar
el funcionamiento, pero R0(1) Y R0(2) están conectadas a un switch lógico,
que permite recomenzar el conteo manualmente donde se desee.
Así se observa el conteo:

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

Cabe notar que para los primeros números, el display de la izquierda, la

salida del 2º IC, está apagado.
d) Realizar las modificaciones necesarias para que el circuito anterior
“cuente” de 0 a 59.

Para que el sistema cuente solamente de 0 a 59, es decir, en MOD 60,

debemos conectar un circuito que tenga como respuesta un 1, después de
que se haya contado 59, a los terminales de reset, para que vuelva a
empezar el conteo.
Este circuito vendría a ser una compuerta AND, que como entradas tenga
otros dos circuitos que produzcan unos, en los dígitos 0 y 6, para el 1º y 2º

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

IC respectivamente, cuando en ambos, a la vez produzcan “uno”, el circuito

volverá a empezar el conteo.
El diseño del circuito sería el siguiente:

Cabe señalar que todas las compuertas AND se podían reemplazar por
una única de 8 entradas, para este caso, que produzca el uno lógico, para
la secuencia: “0110 0000”, que es el 60, el estado que vuelve el conteo al
principio.
La cuenta sólo se mostrará hasta el número 59, pues el 60 es el estado
que produce el reinicio.
2) Uso del CI 74LS93 (Contador de 3 bits y 4 bits)
- Conecte el CI 74lS93 para que trabaje como contador de 3 bits usando la
entrada B y los FF QB, QC y QD. Verificar el funcionamiento conectando
LEDs a las salidas.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

En este modo el ’93 funciona como contador de 3 bits, conectando el pulso

de entrada al clock B, con salidas QB, QC y QD, de LSB a MSB,
respectivamente.
- Ahora conecte el CI 74LS93 como un contador de 4 bits usando la entrada
A y conectando la salida Qa al terminal de entrada B. Las entradas R1 y
R2 deben estar a tierra, Los terminales 5 y 10 se conectan a la fuente de 5
Vcc y a tierra respectivamente. Los pulsos se aplican a la entrada 14 (A).
La salida Qa corresponde al bit menos significativo. Verificar el
funcionamiento del contador conectando LEDs a las salidas.
-

Cuando se conecta el clock de entrada, al puerto A, y el clock B a la salida

Qa, tenemos la configuración para un contador MOD 16, el máximo conteo
para el ’93. Los terminales de reset se encuentran, para su operación
normal a nivel bajo, pero con un switch lógico para poder restablecer el
conteo manualmente.
La secuencia de conteo será la siguiente:

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

Nótese que las letras A, B…E, F; pertenecen a las codificaciones mayores

que 9.
Contador binario.
Conectar el CI 74LS93 como se muestra en la figura 4. La cuenta llega al
15 binario y luego regresa a 0.
Este paso fue explicado en su modo contador de 4 bits.
Aplicando una señal de reloj de 1 KHZ, observar las salidas con el
osciloscopio. Dibujar las formas de onda, considerando al menos 16 ciclos
de reloj. Observe que la frecuencia de reloj en la salida del primer FF es la
mitad que la frecuencia de entrada del reloj. Cada FF subsiguiente reduce
a la mitad la frecuencia que recibe. El contador de 4 bits divide la
frecuencia de entrada entre 16 en la salida QD.

Los periodos de las señales de salida, son en cada caso el doble que la
anterior.
Contador BCD
Conectar el CI 74LS93 como contador BCD tal como se observa en la
figura 5.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

Para que el ’93 funcione como un contador BCD, de 0 a 9, debemos

resetear el dispositivo después de su décimo estado, es decir cuando
aparezca el número 10 en las salidas: la codificación “1010”. Como
observamos, las salidas QD y QB, se encuentran en “alto”, en este estado,
así, conectamos estos terminales a los controles de reset, para
recomenzar el conteo, después de “9”.
Otra forma de configuración sería la siguiente, pero es menos práctica,
pues utiliza un conector AND, para realizar el reseteo:

La representación BCD emplea los números binarios del 0000 al 1001 para
codificar los números decimales del 0 al 9. Observar las formas de onda
en las salidas con el osciloscopio, dibujar las formas de onda,
considerando al menos 10 ciclos de reloj.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

Otros contadores:
El CI 74LS93 puede conectarse de modo que cuente desde 0 hasta
diversos conteos finales Esto se hace conectando una o dos salidas a las
entradas de CLEAR es decir a R1 y [Link] ejemplo, si se conecta R1 a
Qa en vez de Qb, el conteo será de 0000 a 1000. Verificar
experimentalmente.

En efecto, si cambiamos Qa a la entrada de R1, el estado que genera una

secuencia de reseteo sería: “1001”, que es el 9; entonces se podrá
apreciar el conteo hasta el “8”.
Cabe señalar que para estos casos, la secuencia siguiente de conteo sólo
posee “dos unos” en su codificación, para estados cuya codificación
siguiente poseen más de dos unos, es necesario implementar un circuito
con puertas AND, que genere un estado alto, para resetear al circuito.
Verificar, asimismo, el conteo desde 0000 hasta:
a) 1101
El estado siguiente es: “1110”, el diseño será:

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

b) 0111
El estado siguiente será: “1000”, el diseño del circuito será:

En este caso no es necesario el uso de otras compuertas, pues el estado

de reseteo:”1000”, sólo posee un “uno”, en el terminal Qd, el cual se
conectará a ambos terminales de reset.
c) 1011
El estado siguiente es:”1100”; entonces el diseño será:

Conecte cada circuito y verifique la sucesión de conteo aplicando pulsos

con el pulsador y observando el conteo de salida en los LEDs.
Cada una de las salidas las podemos apreciar en los display’s
correspondientes.
Formas de onda en compuerta NAND
Conectar el circuito de la figura 6 y verificar las formas de onda a la salida
de la compuerta NAND.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

3) Uso del CI 74LS76

Contador de rizo
Construya un contador de rizo de 4 bits usando el CI74LS76. Conecte a 1
lógico todas las entradas asincrónicas de Preset y Clear. Conecte la
entrada de pulso de conteo a un pulsador y verifique que el contador
funcione correctamente. Modifique el contador de modo que cuente hacia
abajo. Compruebe que cada pulso de entrada disminuye en 1 el contador.
Este es el diseño para un contador de 4 bits, usando FF –JK, Las salidas
son Q, QB, QC, QD; con QD como el MSB.

Contador sincrónico
Construya un contador sincrónico de 4 bits y verifique su funcionamiento.
Use 2 CI74LS76 y un CI 74LS08.
Para construir un contador a base de FF-JK, debemos desarrollar una tabla
con los estados que queremos obtener y luego obtener sus ecuaciones de
salida a partir de los mapas de Karnaugh.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

Estado QD QC QB QA JD KD JC KC JB KB JA KA Qn Qn+1 J K
0 0 0 0 0 0 X 0 X 0 X 1 X 0 0 0 X
1 0 0 0 1 0 X 0 X 1 X X 1 0 1 1 X
2 0 0 1 0 0 X 0 X X 0 1 X 1 0 X 1
3 0 0 1 1 0 X 1 X X 1 X 1 1 1 X 0
4 0 1 0 0 0 X X 0 0 X 1 X
5 0 1 0 0 0 X X 0 1 X X 1
6 0 1 1 1 0 X X 0 X 0 1 X
7 0 1 1 0 1 X X 1 X 1 X 1
8 1 0 0 1 X 0 0 X 0 X 1 X
9 1 0 0 0 X 0 0 X 1 X X 1
10 1 0 1 1 X 0 0 X X 0 1 X
11 1 0 1 0 X 0 1 X X 1 X 1
12 1 1 0 1 X 0 X 0 0 X 1 X
13 1 1 0 0 X 0 X 0 1 X X 1
14 1 1 1 1 X 0 X 0 X 0 1 X
15 1 1 1 0 X 1 X 1 X 1 X 1

QB QB
QA QA
Q DQ C 00 01 10 11 Q DQ C 00 01 10 11
00 0 0 0 0 00 X X X X
01 0 0 1 0 01 X X X X
10 X X X X 10 0 0 1 0
11 X X X X 11 0 0 0 0

JD=[Link] KD=[Link]

QB QB
QA QA
Q DQ C 00 01 10 11 Q DQ C 00 01 10 11
00 0 0 1 0 00 X X X X

01 X X X X 01 0 0 1 0

10 X X X X 10 0 0 1 0

11 0 0 1 0 11 X X X X

JC=[Link] KC=[Link]

QB
QA
Q DQ C 00 01 10 11
00 0 1 X X

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

01 0 1 X X QB
10 0 1 X X QA
Q DQ C 00 01 10 11
11 0 1 X X
00 X X 1 0
01 X X 1 0
10 X X 1 0
11 X X 1 0

JB=QA KB=QA

QB QB
QA QA
Q DQ C 00 01 10 11 Q DQ C 00 01 10 11
00 1 X 1 X 00 X 1 X 1

01 1 X 1 X 01 X 1 X 1

10 1 X 1 X 10 X 1 X 1

11 1 X 1 X 11 X 1 X 1

JA=1 KA=1

Entonces el diseño del circuito será el siguiente:

Con las salidas QA, QB, QC, QD; con QD como el MSB.
Contador decimal
Diseñe un contador BCD sincrónico que cuente de 0000 a 1001. Use dos
CI 74LS76 y un CI 74LS08. Verifique que la sucesión de conteo sea la
correcta. Determine si el contador se reinicia automáticamente. Esto se
hace iniciando el circuito con cada uno de los seis estados no utilizados
mediante las entradas de set y reset. Si el contador se reinicia

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

automáticamente, la aplicación de pulsos deberá transferir el contador a

uno de los estados validos.
4) Uso del 74LS161
Contador binario con carga paralela
El CI 74LS161 es un contador binario sincrónico de 4 bits con carga paralela
y despeje asincrónico. Verificar el funcionamiento del CI 74LS161 de
acuerdo a la tabla de función. (Fig. 8).
El circuito funciona correctamente.
Muestre como puede hacerse que el CI 74161, junto con una compuerta
NAND de dos entradas opere como contador BCD sincrónico que cuente de
0000 a 1001. No utilizar la entrada de reset. Utilice la compuerta NAND para
detectar la cuenta 1001, lo que hará que se carguen ceros en el contador.
Utilizamos la puerta NAND en las salidas Q1 y Q3, ya que cuando la salida
pase de 1001(9) a 0101(10) la salida del NAND pasara al estado bajo
activando la entrada CLEAR del 74LS161 volviendo a cero todas las salidas.

U2A
VCC
5V
J2 74LS00N
LED1
1 0 R1
9 8 0
Key = Space U1
VCC 120Ω
3 A QA 14 LED6
4 B QB 13
5
136
C
D
QC
QD
12
11 10 R6 5 0
7 ENP RCO 15 120Ω LED7
10 ENT
11 R7 6 0
9 ~LOAD
1 ~CLR
120Ω
2 CLK LED8
12 R8 7 0
74LS161N
120Ω

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

5) Uso del 74LS193

- Verificar el funcionamiento del CI 74LS193 (utilizar el módulo EB-205).
a) Comprobar la cuenta ascendente y descendente.

VCC
5V
LED1
J2 R1 8 0
120Ω
LED6
Key = Space 9 R6 5 0
U1
120Ω LED7
15 A QA 3
17 1 B QB 2 10 R7
10 C QC 6 11 6 0
9 D QD 7 12
120Ω
11 ~LOAD ~BO 13 LED8
14 CLR ~CO 12
R8 7 0
5 UP
VCC 4 DOWN
0 120Ω
74LS193N 14

15
LED2
R2 16
120Ω LED3
R3 13 0
120Ω

Observamos que para el estado máximo (1111) la salida CARRY OUT

pasa a nivel bajo.

VCC
5V
LED1
J2 R1 8 0
120Ω
LED6
Key = Space 9 R6 5 0
VCC U1
120Ω LED7
15 A QA 3
1 1 B QB 2 10 R7
10 C QC 6 11 6 0
9 D QD 7 12
120Ω
11 ~LOAD ~BO 13 LED8
14 CLR ~CO 12
R8 7 0
5 UP
4 DOWN
0 120Ω
74LS193N 14

15
LED2
R2 16
120Ω LED3
R3 2 0
120Ω

Observamos que para el estado mínimo (0000) la salida BORROW OUT

pasa a nivel bajo.

b) Verificar la carga paralelo del contador.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

VCC
5V
LED1
J2 R1 8 0
120Ω
LED6
Key = Space 9 R6 5 0
U1
J1 120Ω LED7
13 15 A QA 3
VCC 4 1 B QB 2 10 R7
3 10 C QC 6 11 6 0
1 9 D QD 7 12
120Ω
0 11 ~LOAD ~BO 13 LED8
14 CLR ~CO 12
R8 7 0
5 UP
4 DOWN
120Ω
74LS193N

Observamos que la salida es igual a la entrada en cada pulso de Clock.

c) Modificar para que la cuenta sea de 0 a 8
Si queremos que la cuenta sea de 0 a 8 entonces debemos implementar
un circuito combinacional para que cuando la salida sea 1001 (9) se active
la entrada CLEAR.
𝐶𝐿𝐸𝐴𝑅 = 𝑄𝐴 𝑄𝐵 𝑄𝐶 𝑄𝐷

d) Cargar en paralelo el número “6”, inmediatamente después de identificar el

número “4”. Proseguir la cuenta de 6 a 7. Resetear el contador en el octavo
pulso, sin generar /CARRY.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

Implementamos un circuito combinacional para que cuando la salida sea

0101 (5) se active la entrada LOAD y cargue el numero 6 escrito en las
entradas, y cuando la salida sea 1000 (8) se active la entrada CLEAR y se
reinicie el contador.
𝐿𝑂𝐴𝐷 = 𝑄𝐴 𝑄𝐵 𝑄𝐶 𝑄𝐷 𝐶𝐿𝐸𝐴𝑅 = 𝑄𝐴 𝑄𝐵 𝑄𝐶 𝑄𝐷

U11A 12
14 U3

74LS08N U10A
U4A 8 74LS15D
VCC 13 U2A
74LS15D DCD_HEX
5V
74LS08N 10 9 11
6 2
U7A U8A U9A
U13A 74LS04N
74LS04N
74LS04N
74LS04N U6A U5A
U1 74LS04N
74LS04N
15 A QA 3 3
VCC 1 B QB 2 4
10 C QC 6 5
9 D QD 7 16
7 11 ~LOAD ~BO 13
XFG1 0 14 CLR ~CO 12
1 5 UP
4 DOWN

74LS193N

e) Verificar la utilidad de los decodificadores y del display.

La utilidad de estos componentes ya ha sido demostrada a lo largo del
desarrollo del presente informe.

U1
7 A OA 13
1 12 CK
B OB
2 C OC 11
6 D OD 10
OE 9
3 ~LT OF 15 U2
5 ~RBI OG 14
4 ~BI/RBO
A B C D E F G

74LS47N

2. Los contadores tienen su cuenta máxima definida por el número de FF

que tienen. ¿Qué sucede cuando se desea llegar a una cuenta menor a
ésta? ¿Cómo se implementarían los circuitos? Muestre ejemplos
específicos de contadores de módulo-n.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

Para llegar a una cuenta máxima inferior a la definida por el contador hay que
utilizar un circuito combinacional que active la entrada de CLEAR en el valor
requerido.
Si queremos implementar un circuito de modulo n el circuito contara hasta n-1
de la siguiente manera.
0, 1, 2, 3,…, n-1.
Entonces cuando pase a “n” se debe activar la entrada CLEAR.

Ejemplo:
Implementamos un contador de modulo 6 con 74LS160 (CLEAR se activa en
bajo):
Clock QD QC QB QA CLEAR
0 0 0 0 0 1
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 1
5 0 1 0 1 1
6 0 1 1 0 0

𝐶𝐿𝐸𝐴𝑅 = 𝑄𝐶 𝑄𝐵

3. ¿Qué operación se efectúa en el contador ascendente-descendente de la

práctica cuando ambas entradas, arriba y abajo, están habilitadas?
¿Qué modificación podría hacerse de modo que cuando ambas entradas
sean 1, el contador no cambie de estado, sino que permanezca en la
misma cuenta?
Al habilita ambas entradas la salida será permanentemente 1111.

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

VCC
5V

U1 LED1
7 R1 0
15 A QA 3 1
1 B QB 2 9
0 10 C QC 6 8 120Ω LED2
9 D QD 7
R2 0
11 ~LOAD ~BO 13 2
VCC 14 CLR ~CO 12
120Ω LED3
5 UP
4 DOWN 5 R3
3 0
74LS193N 120Ω LED4
R4 4 0
120Ω

Para que permanezca en el mismo estado podemos activar la entrada de

carga LOAD colocando el PIN a tierra y el valor que se desea en las entradas
A, B, C y D de la siguiente manera:

VCC
5V

U1 LED1
7 R1 0
15 A QA 3 1
1 B QB 2 9
VCC 10 C QC 6 8 120Ω LED2
0 9 D QD 7
R2 0
11 ~LOAD ~BO 13 2
14 CLR ~CO 12
120Ω LED3
5 UP
4 DOWN 5 R3
3 0
74LS193N 120Ω LED4
R4 4 0
120Ω

4. Diseñar un contador binario sincrónico de 4 bits con flip flops tipo D.

Estado Q4 Q3 Q2 Q1 D4 D3 D2 D1
0 0 0 0 0 0 0 0 1
1 0 0 0 1 0 0 1 0
2 0 0 1 0 0 0 1 1
3 0 0 1 1 0 1 0 0
4 0 1 0 0 0 1 0 1
5 0 1 0 1 0 1 1 0
6 0 1 1 0 0 1 1 1
7 0 1 1 1 1 0 0 0
8 1 0 0 0 1 0 0 1
9 1 0 0 1 1 0 1 0
10 1 0 1 0 1 0 1 1
11 1 0 1 1 1 1 0 0

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

12 1 1 0 0 1 1 0 1
13 1 1 0 1 1 1 1 0
14 1 1 1 0 1 1 1 1
15 1 1 1 1 0 0 0 0

Hallando las ecuaciones para cada entrada de los flip flops tipo D, en función
a las salidas, usamos el mapa de Karnaugh y llegamos a las siguientes
ecuaciones:
D4 = Q4’.Q3.Q2.Q1 + Q4.Q3’ + Q4.Q2’ + Q4.Q1’
D3 = Q3’.Q2*Q1 + Q3.Q2’ + Q3.Q1’
D2 = Q2’.Q1 + Q2.Q1’
D1 = Q1’
Reduciendo las ecuaciones:
D4 = Q4 ⊕ (Q3.Q2.Q1)
D3 = Q3 ⊕ (Q2.Q1)
D2 = Q2 ⊕ Q1
D1 = Q1’
Implementando el circuito:

5. Diseñar con flip flops tipo T un contador que pase por la siguiente
sucesión binaria repetida: 0-1-3-7-6-4-... Demuestre que si los estados
binarios 010 y 101 se consideran condiciones de indiferencia, el
contador podría no funcionar correctamente. Encuentre una forma de
corregir el diseño.
Para esto utilizaremos un diagrama de estados:

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

𝑄𝐶(𝑡) = 𝑦3 𝑄𝐶(𝑡+1) = 𝑌3
𝑄𝐵(𝑡) = 𝑦2 𝑄𝐵(𝑡+1) = 𝑌2
𝑄𝐴(𝑡) = 𝑦1 𝑄𝐴(𝑡+1) = 𝑌1

y Y3Y2Y1 S
A B 000
B D 001
C F 010
D H 011
E A 100
F C 101
G E 110
H G 111

y3y2 y1 Y3Y2Y1 S
000 001 000
001 011 001
010 101 010
011 111 011
100 000 100
101 010 101
110 100 110
111 110 111

Hallando los circuitos combinacionales para los Flip Flop tipo JK:
Salida:

𝑆1 = 𝑦1
𝑆2 = 𝑦2
𝑆3 = 𝑦3

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

Flip Flop 3 (T2): Flip Flop 2 (T2): Flip Flop 1 (T1):

0 1 0 1 0 1

00 0 0 00 0 1 00 1 0
01 1 1 01 1 0 01 1 0
11 0 0 11 1 0 11 0 1
10 1 1 10 0 1 10 0 1

𝑇3 = 𝑦3 ⊕ 𝑦2 𝑇2 = 𝑦2 ⊕ 𝑦1 𝑇1 = 𝑦3 ⊕ 𝑦1

𝑇3 = 𝑄3 ⊕ 𝑄2 𝑇2 = 𝑄2 ⊕ 𝑄1 𝑇1 = 𝑄3 ⊕ 𝑄1

Para evitar caer en el LOOP (010, 101), colocamos una resitencia pull up y un
pulsador conectado a todas las entradas CLEAR de los flip flops que reiniciara
el contador.

6. Diseñar un sistema usando el shift register 74164 para producir una

salida 1 cuando las últimas seis entradas han sido 1 y de lo contrario
será cero.

Clock Entrada QA QB QC QD QE QF QG QH S
0 0 0 0 0 0 0 0 0 0 0
1 1 1 0 0 0 0 0 0 0 0
2 1 1 1 0 0 0 0 0 0 0
3 1 1 1 1 0 0 0 0 0 0
4 1 1 1 1 1 0 0 0 0 0

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

5 1 1 1 1 1 1 0 0 0 0
6 1 1 1 1 1 1 1 0 0 1

𝑆 = 𝑄𝐴 𝑄𝐵 𝑄𝐶 𝑄𝐷 𝑄𝐸 𝑄𝐹

7. Diseña un sistema, usando un contador 74161 que produzca un 1 en la

salida cuando la entrada ha sido 1 al menos 12 pulsos consecutivos.
Se pide que se implemente un circuito en el que se obtenga una señal de
salida de 1 para ciertos estados del contador, representando gráficamente lo
que se pide:

Para implementar un circuito que nos dé una señal de salida como la que se
pide se sigue el siguiente el análisis de bloques:

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

Ahora como esta salida S depende de las señales de salida del contador,
entonces se puede hallar la señal S haciendo un análisis de estados:

Estado QD QC QB QA S
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 1
5 0 1 0 1 1
6 0 1 1 0 1
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 1
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 0
15 1 1 1 1 0

QA 0 1 1 0
QB 0 0 1 1
QD QC
0 0 0 1 1 1
0 1 1 1 1 1
1 1 1 1 0 0
1 0 1 1 1 1

S = QD’*QB + QC*QB’ + QB’*QA + QD*QC’

Ahora implementando el circuito nos queda de la siguiente manera:

Laboratorio de Sistemas Digitales Contadores

 FIEE – UNMSM 2018-II

VI. Conclusiones

 Un contador digital es constituido exactamente en igual forma que un divisor

de frecuencia.
 el circuito divisor-por-diez es en el fondo un contador, porque cuenta hasta
diez pulsos y da una salida; se repone y queda listo para repetir el
procedimiento de nuevo.
 Los contadores digitales son un medio muy práctico para determinar
FRECUENCIA, si la entrada del contador es "abierta" a una señal de
frecuencia desconocida, durante un tiempo exactamente controlado
(recordemos que "frecuencia" es la cantidad de ciclos que transcurren
durante un segundo de tiempo).
 Los contadores pueden tener una variedad de controles de entrada. Un
contador típico, por ejemplo, se puede programar para que cuente hacia
arriba o hacia abajo (Up/Down). Puede también tener entradas de control
para regresar la cuenta a 0's, iniciar la cuenta en cualquier valor deseado, o
para indicar los momentos en los cuales el contador debe trabajar.
 la salida de los contadores pueden ser mejor apreciadas utilizando los
decodificadores y los Displays.

VII. BIBLIOGRAFIA
 Sistemas Digitales Principios y Aplicaciones - Ronald J. Tocci
 [Link]
 [Link]
contadores-ttl-y-cmos
 [Link]
 [Link]
.html
 [Link]
digital
Laboratorio de Sistemas Digitales Contadores
 FIEE – UNMSM 2018-II

Laboratorio de Sistemas Digitales Contadores