UNIVERSIDAD NACIONAL

AUTÓNOMA DE MÉXICO
FACULTAD DE ESTUDIOS SUPERIORES
CUAUTITLÁN
INGENIERÍA EN TELECOMUNICACIONES, SISTEMAS Y
ELECTRÓNICA

práctica 1: Herramientas de prueba para

el sistema mínimo

MICROPROCESADORES

ALUMNO: Olguín Velázquez Uziel

CUENTA: 41606054
GRUPO: 1759-A.
SEMESTRE: 2019-I.
PROFESORA: Selene Martínez Moreno
FECHA DE REALIZACIÓN: 3 de septiembre del 2018
FECHA DE ENTREGA: 10 de septiembre del 2018
 Objetivo

 Implementar un módulo de visualización con leds para probar el estado de las salidas de los
buses del microprocesador.
 Implementar un dispositivo de prueba denominado “punta lógica” para probar los estados
digitales de “0” lógico, “1” lógico y tercer estado “Z”.
 Comprobar las mediciones de tercer estado sobre un circuito 74LS125.

Introducción

Para realizar pruebas al sistema en una forma más eficiente es necesario utilizar herramientas de apoyo
que permiten visualizar las señales de los buses del microprocesador.

En este tipo de sistemas es necesario verificar el estado de varias señales digitales de forma simultánea
y debido a que los osciloscopios comunes solo tienen 2 canales es preferible utilizar puntas de prueba
con LED´s o barras de LED´s, tal y como se muestra en las figuras 1.1 y 1.2.

Figura 1.1

Figura 1.

En los sistemas de microprocesadores varios de los circuitos que intervienen en su implementación son
capaces de proporcionar salidas de tercer estado necesarias para dar la capacidad de conexión de 2 o más
salidas en un mismo punto sin provocar un corto circuito, siempre y cuando exista un control de activación
de cada una de las salidas conectadas a dicha unión.
El circuito de salida típico empleado en las compuertas TTL es el circuito de Totem Pole mostrado en la
figura 1.3 para una compuerta AND, en el cual se logran los estados de “0” lógico y “1” lógico al saturar
y cortar alos transistores Q3 y Q4 como se muestra en la tabla 1.1.

X Y Q3 Q4 Salida
0V 0V Saturación Corte 0V
0V 5V Saturación Corte 0V
5V 0V Saturación Corte 0V
5V 5V Corte Saturación 5V
Tabla 1.1 Tabla de estados de salidas Totem Pole

En este circuito los transistores Q3 y Q4 siempre están en estados contrarios, nunca se establecen los 2
en corte o los 2 en saturación, lo cual produce solo 2 posibles estados “0” y “1”.

En la condición de tercer estado mostrada en la figura 1.4, los 2 transistores de la salida Totem Pole
Q3 y Q4 de una compuerta NAND TTL se ponen en el estado de corte y por lo tanto presentan una
impedancia alta entre la salida y tierra y entre la salida y Vcc, en otras palabras, al estar los 2
transistores en corte la terminal de salida es una terminal abierta o flotante que no tiene valor de “0”
o de “1”. Esta condición no puede ser interpretada por un multímetro ya que no existe un valor de
voltaje que defina a este estado.

En esta práctica se implementarán 2 circuitos:

 El primero es el circuito de leds o barra de leds de la figura 1.1 que deberá implementarse en
forma permanente como se muestra en la figura 1.2. Este circuito no se probará en el laboratorio,
se realizará de forma externa y se utilizará a partir de la práctica 4.
 El segundo denominado “punta lógica” el cual es capaz de identificar a través del encendido de
3 leds independientes, alguno de los 3 estados posibles de un circuito que presente alta impedancia
además de los dos estados lógicos “0” y “1”. Debido a que el estado de alta impedancia es muy
similar al estado de desconexión, entonces la punta de prueba al aire mostrará un estado similar
al tercer estado.

Este circuito debe ser implementado de forma permanente para emplearlo como instrumento de
prueba en todas las partes que forman al sistema de microprocesador, una posible forma de
implementación es la siguiente.
 Figura 1.5 Circuito de punta lógica

Figura 1.6 Punta lógica con puntas de alimentación y prueba

Material

 8 Diodo LED Rojo ó barra de 10 leds (deberán adicionarse 2 resistencias de 0.47 kΩ a ½ W.)
 1 Diodo LED Rojo 1 Diodo LED Verde
 1 Diodo LED Amarillo
 10 Resistencias de 0.47kΩ a ½ W.
 2 Resistencias de 1kΩ a ½ W.
 Circuito Integrado 74LS00
 1 Circuito Integrado 74LS125
 1 Transistor BC547
 Bananas
 Cables de conexión Cable plano (30 cm.)

Equipo

 1 Multímetro
 1 Tableta de conexiones Alambres de conexión

Procedimiento Experimental

1. Implemente el circuito de la figura 1.7 considerando las terminales indicadas en cada una de las
compuertas.
2. Alimente el circuito con 5V, así como la compuerta 74LS00 (terminal 14 = 5V. y terminal 7 = 0V.)
3. Compruebe el comportamiento del circuito llevando la punta de prueba a los 3 posibles estados
de un circuito lógico, “0” lógico igual a 0V., “1” lógico igual a 5V. y “Z” alta impedancia o tercer
estado igual a punta al aire o desconectada y proceda al llenando de la tabla 1.2.
4. Alimente el circuito con 5V, así como la compuerta 74LS00 (terminal 14 = 5V. y terminal 7 = 0V.)
5. Compruebe el comportamiento del circuito llevando la punta de prueba a los 3 posibles estados
de un circuito lógico, “0” lógico igual a 0V., “1” lógico igual a 5V. y “Z” alta impedancia o tercer
estado igual a punta al aire o desconectada y proceda al llenando de la tabla 1.2.

Figura 1.7 Esquemático de punta lógica

Estado punta Voltaje de Estado Led Estado Led Estado Led

lógica Entrada Rojo Verde Amarillo
0 5V H L L
1 5V L H L
Z 5V L L H

Tabla 1.2 Tabla de valores del circuito de punta lógica

6. Implemente el circuito de la figura 1.6 manteniendo el circuito anterior.

Figura 1.8 Circuito de prueba

7. Alimente el circuito 74LS125 con 5V en terminal 14 y 0V en la terminal 7.

Figura 1.9 Hoja técnica de circuito 74LS125

8. Se comprobó la tabla de verdad del buffer empleando para ello el circuito de punta lógica
armado en el punto 1.7.
 Cuestionario

1. Explique el comportamiento de la compuerta lógica de tercer estado mostrada en la

figura 1.8 considerando la tabla de verdad de la figura 1.9.
La compuerta de tercer estado funciona normalmente cuando C1 se encuentra en estado alto. Su
salida se corresponde con el valor de su entrada. Si C1 se encuentra en estado bajo, su salida
cambiará al estado de alta impedancia independientemente del estado en que se encuentre su
entrada.

2. Explique el concepto de compuertas con salida de colector abierto incluyendo el

diagrama de una compuerta comercial de este tipo.
Las compuertas de colector abierto, son un tipo de compuertas lógicas cuya salida esta externalizada,
es decir abierta o sin resistencia en el colector del transistor de salida. Al utilizar este tipo de circuito
integrado, se deja la posibilidad de utilizar el valor de resistencia apropiado según sus necesidades.
Son útiles para:

 Fijar los valores altos y bajos de tensión según las necesidades. Ademas esto permite para el
acoplamiento entre compuertas lógicas con niveles altos distintos.
 Garantizar la corriente de salida necesaria para conectar varias compuertas lógicas, a la salida
de esta.
 Conexión de varias compuertas con salida en colector abierto a un mismo bus de datos. Al
compartir la resistencia externa en el colector se crea una compuerta “wired” es decir que la
función lógica entre las compuertas conectadas, se da en el cable.
 Las compuertas de colector abierto pueden operar sin la resistencia externa cuando se conecta
a las entradas de otras compuertas, aunque esto no se recomienda debido a la baja inmunidad
al ruido encontrada. Sin una resistencia externa, la salida de la compuerta será un circuito
abierto cuando la salida este en estado bajo.

3. Explique el concepto de OR alambrada (Wired OR) e indique a través de un diagrama

de conexiones la forma en que funciona.
Cuando las compuertas de colector abierto están cableadas juntas la conexión se denomina
conexión OR cableada. Podemos combinar puertas NOR y compuertas NAND con conexiones
cableadas O y la salida será BAJA si cualquiera de las entradas está BAJA. Los circuitos con
cable-O a veces se llaman circuitos AND-cableados, ya que la salida es ALTA solo cuando todas
las entradas son ALTAS. Generalmente, estos circuitos se llaman cableados AND para lógica
positiva verdadera y cableada O para lógica negativa verdadera.
Alambrando las
Haciendo OR las Integrando salidas salidas de drenado
salidas MOS normales MOS abierto

H es salida si Corto circuito entre L es salida si

también es H Fuente de Voltaje y también es L
tierra
4. Explique porque se requiere que los circuitos de memoria y microprocesadores tengan
salidas de tercer estado.
Porque los dispositivos que utilizan estas salidas constan de una entrada adicional llamada
habilitación (Enable) para establecer las salidas del dispositivo en el estado de alta impedancia.
Los dispositivos con salidas de tres estados se diseñan normalmente de modo que el retardo de la
habilitación de salida, de Hi-Z a bajo o alto, sea un poco más largo que el retardo de
deshabilitación de salida, bajo o alto hacia Hi-Z.

BIBLIOGRAFÍA

[Link]
[Link]
[Link]