Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diseño de Sistemas Secuencial
“El buen juicio nace de la experiencia
La experiencia nace del mal juicio “
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Fecha
No Proyectos Vigentes
limite
1 Alarma y Aviones
2 Multiplexor
Sumador de 2 números binarios de 8 Bits C/n (2 sn74283)
3
Comparador de 2 números binarios de 8 Bits C/n (2 sn7485)
Decodificador de BCD a 7 Segmentos, (0 a 9 )
4
y del 10 al 15 palabra de seis letras
5 Convertidores de código Lunes 29
6 Generación de la señal de sincronía Viernes 2
7 Diseño Secuencial
8 Contador
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
LUNES MARTES MIÉRCOLES JUEVES VIERNES
6 PA6 7 8 9 10
Diseño Diseño Diseño
Secuencial Secuencial Secuencial
13 14 PA7 15 16 17
Día del Maestro Diseño
Secuencial
20 21 PA8 22 23 24
Diseño Diseño Diseño
Secuencial Secuencial Secuencial
27 28 29 30 31
EF M1 EF M2 EF M3
3 4 5 6 7
EF M4
El examen final es a las 7 a. m. en la sala de
informática, el día programado
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Metodología de Diseño Sistemas Secuenciales con el
uso de HDL y su implementación en un PLD
1.- Especificar el sistema (Diagrama de transición)
2.- Determinar la cantidad de Flip Flops
3.- Asignar valores a los estados
4.- Diagrama de Bloque (entradas y salidas)
5.- Construir la tabla de estado siguiente
6.- Codificación en ABEL-HDL
a) entradas y salidas
b) Sincronización de los Flip Flops
c) Asignación de valores a los estados
d) definir la secuencia (state_diagram o Truth_table)
e) Simulación
7.- Implementación
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diseñe un Sistema Secuencial que controle el llenado
de un Tanque con las siguientes características:
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diseñe un Sistema Secuencial que controle el llenado
de un Tanque con las siguientes características:
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
a) El sistema consta de dos bombas llamadas "A" y "B"
b) Un sensor de nivel "H", H=1 Tanque lleno y H=0 Tanque
vacío.
c) Partiendo de que el Tanque se encuentra vacío (H=0), el
llenado deberá iniciarse encendiendo la bomba "A" hasta
llenar el Tanque (H=1), y entonces se apaga.
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
d) Si de nuevo se vacía el Tanque (H=0), el llenado deberá
hacerse encendiendo la bomba "B", hasta llenar el Tanque
(H=1), y entonces se apaga.
e) Si se vacía de nuevo el Tanque, el llenado deberá hacerse
con la bomba "A" y así sucesivamente con la finalidad de
que las bombas se alternen en su funcionamiento.
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Determinar la cantidad
de Flip Flops.
Cantidad de
Estados
Flip Flops
2 1
3o4 2
5a8 3
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Asignar los valores a los estados
Asignación de
valores a los estados
Estados
Q1 Q0
E0 0 0
E1 0 1
E2 1 0
E3 1 1
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Tabla de estados
Estado siguiente
Estado
Presente
H=0 H=1
E0 E0 E1
E1 E2 E1
E2 E2 E3
E3 E0 E3
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Tabla de estados
Estado siguiente Salidas
Estado
Presente
H=0 H=1 BA BB
E0 E0 E1 1 0
E1 E2 E1 0 0
E2 E2 E3 0 1
E3 E0 E3 0 0
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Determinar las entradas y salidas
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Pasos en la programación
1.- Entradas y salidas
2.- Sincronización
3.- asignar valores
4.- State_diagram o Truth_table
5.- Simulación
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Archivo en ABEL-HDL
MODULE DBOMBAS
“Entradas
Clk, H Pin 1,2;
" Salidas Combinacionales
BA,BB Pin 19,18 istype'com';
" Salidas Registradas
Q1,Q0 pin 17,16 istype'reg';
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Archivo en ABEL-HDL
" Conectar el Clk a los dos Flip Flops sincronizar
DECLARATIONS
Sreg=[Q0,Q1];
EQUATIONS
[Link]=Clk;
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Archivo en ABEL-HDL
Asignación de
" Asignar Valores a los estados valores a los estados
Estados
DECLARATIONS Q1 Q0
E0=[0, 0];
E1=[0, 1];
E0 0 0
E2=[1, 1]; E1 0 1
E3=[1, 0];
E2 1 1
E3 1 0
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Archivo en ABEL-HDL
state_diagram Sreg;
state E0:
BA=1; BB=0;
if H then E1 else E0;
state E1:
BA=0;BB=0;
if H then E1;
if !H then E2;
state E2:
BA=0;BB=1;
if !H then E2 else E3; Estado Estado Próximo
Presente H=0 H=1
state E3: E0 E0 E1
BA=0; BB=0; E1 E2 E1
if H then E3 else E0; E2 E2 E3
E3 E0 E3
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Archivo en ABEL-HDL
Test_vectors
([Clk,H]->[BA,BB])
[.c.,1]->[.x.,.x.];
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
END
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Programación con Truth_table
en modo secuencial :>
Truth_Table
([Entrada, Estado presente]:>[Estado siguiente])
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
MODULE dbn
Clk,H pin 1,2;
BA,BB pin 19,18 istype 'com';
Q1,Q0 PIN 17,16 ISTYPE 'REG';
“Sincronización
UANL=[Q1,Q0];
equations
[Link]=Clk;
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Truth_table Estados Q1 Q0
E0 0 0
([H, Q1,Q0]:>[Q1,Q0]) E1 0 1
[0, 0,0]:>[0,0]; E2 1 0
E3 1 1
[0, 0,1]:>[1,0];
[0, 1,0]:>[1,0];
[0, 1,1]:>[0,0];
[1, 0,0]:>[0,1];
[1, 0,1]:>[0,1];
[1, 1,0]:>[1,1];
[1, 1,1]:>[1,1];
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Truth_table Estados Q1 Q0 BA BB
([Q1,Q0]->[BA,BB]) E0 0 0 1 0
[0,0]->[1,0]; E1 0 1 0 0
[0,1]->[0,0];
E2 1 0 0 1
[1,0]->[0,1];
E3 1 1 0 0
[1,1]->[0,0];
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
test_vectors
([Clk,H]->[BA,BB])
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
END
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diseñe un Sistema Secuencial usando la Máquina de Moore que controle
el llenado de un Tanque con las siguientes características:
El sistema consta de tres bombas llamadas "A", "B" y “C” y un sensor de
nivel "H" que indica con H=1 Tanque lleno y con H=0 Tanque vacío, el
sistema deberá de trabajar bajo la siguiente secuencia:
a) Partiendo de que el Tanque se encuentra vacío, el llenado deberá
iniciarse con la bomba "A" hasta llenar el Tanque (H=1) y entonces
desconectarlo.
b) Si de nuevo se vacía el Tanque (H=0), el llenado deberá hacerse con
la bomba "B" hasta llenar el Tanque y entonces desconectarla.
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
c) Si de nuevo se vacía el Tanque (H=0), el llenado deberá
hacerse con la bomba "C“ hasta llenar el Tanque y entonces
desconectarla.
d) Si de nuevo se vacía el Tanque (H=0), el llenado deberá
hacerse con la bomba "A" y así sucesivamente con la
finalidad de que las tres bombas se alternen en su
funcionamiento.
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Como seria el diagrama de transición ?
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Q2 Q1 Q0
E0 0 0 0
3 Flip E1 0 0 1
Flops E2
E3
0
0
1
1
0
1
E4 1 0 0
E5 1 0 1
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
3 Flip Flops
Q2 Q1 Q0
E0 0 0 0
E1 0 0 1
E2 0 1 0
E3 0 1 1
Que Hacer con E6 y E7 ? E4 1 0 0
E5 1 0 1
E6 1 1 0
E7 1 1 1
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Estado siguiente Salidas
Estado
Presente H=0 H=1 BA BB BC
E0 E0 E1 1 0 0
E1 E2 E1 0 0 0
E2 E2 E3 0 1 0
E3 E4 E3 0 0 0
E4 E4 E5 0 0 1
E5 E0 E5 0 0 0
E6 E0 E0 0 0 0
E7 E0 E0 0 0 0
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
1 Module tresb
“Entrdas
Clk, H PIN 1,2;
“Salidas Comb
BA,BB,BC pin 19..17 istype ‘com’;
“Salidas Reg
Q2..Q0 Pin 16..14 istype ‘reg’;
2 E=[Q2..Q0];
Equations
[Link]=Clk;
3 Declarations
E0=[0,0,0];
E1=[0,0,1];
E2=[0,1,0];
E3=[0,1,1];
E4=[1,0,0];
E5=[1,0,1];
E6=[1,1,0];
E7=[1,1,1];
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
State_diagram E
State E0: State E4: Estado
Salidas
próximo
BA=1;BB=0;BC=0; BA=0;BB=0;BC=1; E. P
IF H then E1; IF H then E5; H=0 H=1 BA BB BC
IF !H then E0; IF !H then E4;
State E1: State E5: E0 E0 E1 1 0 0
BA=0;BB=0;BC=0; BA=0;BB=0;BC=0; E1 E2 E1 0 0 0
IF H then E1; IF H then E5;
E2 E2 E3 0 1 0
IF !H then E2; IF !H then E0;
State E2: State E6: E3 E4 E3 0 0 0
BA=0;BB=1;BC=0; BA=0;BB=0;BC=0;
E4 E4 E5 0 0 1
IF H then E3; Goto E0;
State E7: E5 E0 E5 0 0 0
IF !H then E2;
State E3: BA=0;BB=0;BC=0; E6 E0 E0 0 0 0
BA=0;BB=0;BC=0; Goto E0;
E7 E0 E0 0 0 0
IF H then E3;
IF !H then E4;
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Simulación
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diseño de sistemas Secuenciales
No nos atrevemos a muchas cosas porque son difíciles,
pero son difíciles porque no nos atrevemos a hacerlas.
Lucio Anneo Séneca
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Teorema Fundamental
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Detector de nivel
Diseñe un sistema secuencial
asíncrono para detectar nivel de
un tanque que cuenta con dos
sensores llamados
S1 (Nivel Bajo)
S2 (Nivel Alto)
que contenga una salida H de
modo que:
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
H=0 cuando el nivel va de S1 hacia
S2 (subida) hasta que llegue a S2.
H=1 cuando el nivel va de S2 hacia
S1. (bajada) hasta que llegue a S1
como lo indica el siguiente
diagrama de tiempos
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Diagrama de Tiempos
De que depende que H=1 o Hi de S2=1
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Obtención de las Ecuaciones
Hi = S2
Pero cuando S2=0, H=1, como lo mantenemos
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Obtención de las Ecuaciones
1
Hi = S2 Pero cuando S2=0, H=1
0
1
Para sostener el valor de H=1 usaremos 0
1
una operación OR con retroalimentación
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Obtención de las Ecuaciones
Hi= S2 + Hi
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Obtención de las Ecuaciones
De que depende que H=0 o Hf de S1=0
Hf= (S1)’
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Aplicando el teorema fundamental
H = Hi (Hf)’
Dr. Cesar Elizondo Gonzalez
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Aplicando el teorema fundamental
H = Hi (Hf)’
Obtenemos la ecuación para H
H= (S2 + H) S1
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Archivo en ABEL-HDL
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Simulación
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Si agregáramos el detector de nivel
MODULE tresbomb
"Entradas
Clk,S1,S2 Pin 1..3;
" Salidas Combinacionales
H,BA,BB,BC Pin 19,14..12 istype'com';
" Salidas Registradas
Q2,Q1,Q0 pin 17..15 istype'reg';
DECLARATIONS
FIME=[Q2,Q1,Q0];
EQUATIONS
[Link]=Clk;
H =(S2#H)&S1;
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Repaso
• Con que se quedan de esta sesión
• Dos entradas
• State_dIagram
• Truth_table :>
• Que hacer con los estados no utilizados (autoreset)
• Teorema del Dr. Elizondo
• Flip Flop retroalimentado una OR
• Cuantos personajes de FIME citamos hoy
Sistemas Digitales
Mayo de 2013 Electrónica Digital I
