ARREGLOS DE COMPUERTAS
UNIVERSIDAD POLITECNICA SALESIANA
CIRCUITOS AVANZADOS DIGITALES
I. ARREGLO DE COMPUERTAS En la matriz OR se conectan cada una de las salidas
de la matriz AND, pudiendo elegir que término
Se conoce como arreglo de compuertas a un
producto se dispone en cualquiera de las entradas
circuito integrado cuya estructura interna esta
de la puerta suma, obteniendo de esta forma, una
formada por compuertas lógicas (AND, OR). Esta
función lógica como suma de términos de
arquitectura posee las conexiones necesarias
productos.
dependiendo de un programador y el diseño
lógico que se va a ser implementado [1].
ARREGLOS AND
La estructura de un dispositivo lógico programable
está fundamentada en la formación de términos
productos y suma de términos, tal y como se
muestra en la siguiente figura, en esta se observan
4 entradas I0, I1, I2, I3 conectadas a los buffers de
entrada, de esta forma se disponen las señales de
entrada al nivel alto y bajo en las columnas, de lo
que se denomina la matriz AND. Las filas de esta
matriz son conectadas en las entradas de las
Figura 2. Arquitectura arreglo OR.
puertas AND cuya salida es Ai. Esta configuración
conforma el bloque i, que sirve para obtener un II. CÓMO FUNCIONA UN ARREGLE DE
término canonico. COMPUERTAS EN LA PROGRAMACIÓN
DE UN FPGA
FPGAs contienen componentes lógicos
programables llamados bloques lógicos y una
jerarquía de interconexiones reconfigurables que
permiten que los bloques que se conectan entre sí
algo así como muchas puertas lógicas que pueden
ser inter-conectados en diferentes
configuraciones.
Los bloques lógicos son configurados para realizar
funciones combinacionales complejos, o
Figura 1. Arquitectura arreglo AND funciones sencillas como el uso de compuertas
AND y XOR.
ARREGLOS OR
Los bloques lógicos de los FPGA también incluyen La arquitectura de una cekda memoria RAM esta
elementos de memoria, que pueden ser flip-flops conformada por: dos puertas inversoras y un
o más bloques completos de la memoria. interruptor.
A) Dispositivos FPGA
La arquitectura interna dispone de bloques lógicos
configurables, como una especie de matriz.
La conexión se realiza por líneas de conexión, que
comunican las señales de los bloques lógicos con
los bloques de entrada y salida [3].
Figura 4. Memoria RAM
Desventajas de la celda SRAM.
Celda volátil.
Retardos en ruteo largos, debido al
retardo de la celda.
Necesidad de una memoria configurable
externa.
Inseguridad debido a que la conexión
entre el FPGA puede ser leída por
dispositivos externos.
C) Bloques Logicos Programabes
Los FPGA utilizan un dispositivo de memoria para
la realización de la función lógica, denominado
generador lógico(LUT) en vez de matrices de
Figura 3. Arquitectura dispositivo FPGA.
puertas programables.
El resultado es una función lógica que se almacena
B) Configuración como una tabla de verdad de la función.
La información se almacena en las celdas de la Ofrecen un numero menor de variables en las
memoria SRAM. Esta memoria es de tipo volátil y entradas que la combinación de sus sumas de
se puede perder la información que tenemos. productos y macroceldas de un CPLD, los FPGA
disponen de una gran cantidad de bloques lógicos
Se asocian a memorias externas como las EPROM
configurables para poderlos conectar en cascada y
serie, que almacenan de forma permanente la
así ofrecen una función mayor en cuanto al
configuración de los FPGA.
numero de entradas utilizadas.
Los FPGA se pueden configurar de varias maneras
como: modo maestro, esclavo o periférico, serie o
paralelo, o también mediante un
microprocesador.
acomodar a sus necesidades y
requerimientos en el circuito electrónico.
Un FPGA al ser un circuito digital con
ejecución de bloque en paralelo nos
permite ejecutar los procesos mas rápido
que otros dispositivos programables.
Los FPGA nos brinda características muy
importantes para la implementación de
circuitos lógicos como: alto rendimiento,
fiabilidad, ahorro en costos,
reprogramación y seguridad.
Figura 5. Bloque lógico programable.
D) Bloques de Entrada y Salida.
IV. REFERENCIAS
Se puede configurar los pines de entrada y salida
[1]Wakerly John F. Diseño digital: principios y
de un FPGA, cumpliendo las siguientes
prácticas, Tercera Edicion, Pearson, Mexico, 2001.
características:
[2]Garza Juan Angel, Sistemas digitales y
La inversión de la función de la salida.
electrónica digital, practicas de laboratorio,
La inversión de la señal triestado. Pearson, Mexico, 2006
Drenado abierto, si se configura el buffer
de salida. [3] Herrera Lozado Juan Carlos, Tecnologias
El tipo de salida: combinacional o Programables, CIDETEC, 2003.
registrada.
La configuración de salida, para las entradas:
Entrada directa: La señal varia en función del valor
lógico del nivel de entrada.
Entrada registrada o latch: su valor lógico queda
almacenado con la señal de reloj (clock).
Entradas TTL y CMOS: ajusta los niveles lógicos de
entrada al pin.
Resistencias de Pull up: para evitar ruidos si la
entrada esta sin conectar.
III. CONCLUSIONES
El uso de compuertas lógicas es
importante debido a que un programador
puede escoger el tipo de arreglo (OR,AND)
que se vaya a utilizar, asi se puede
