TRANSISTOR FET

TRANSISTOR FET (Introducción).

Los transistores más conocidos son los llamados bipolares (NPN y PNP), llamados así
porque la conducción tiene lugar gracias al desplazamiento de portadores de dos
polaridades (huecos positivos y electrones negativos), y son de gran utilidad en gran
número de aplicaciones pero tienen ciertos inconvenientes, entre los que se encuentra
su impedancia de entrada bastante baja.

Existen unos dispositivos que eliminan este inconveniente en particular y que

pertenece a la familia de dispositivos en los que existe un solo tipo de portador de
cargas, y por tanto, son unipolares. Se llama transistor de efecto campo.

2) Explicación de la combinación de portadores.

Puesto que hay una tensión positiva entre el drenador y el surtidor, los
electrones fluirán desde el surtidor al drenador (o viceversa según la configuración del
mismo), aunque hay que notar que también fluye una corriente despreciable entre el
surtidor (o drenador) y la puerta, ya que el diodo formado por la unión canal – puerta,
esta polarizado inversamente.

En el caso de un diodo polarizado en sentido inverso, donde inicialmente los

huecos fluyen hacia la terminal negativa de la batería y los electrones del material N,
fluyen hacia el terminal positivo de la misma.

Lo anteriormente dicho se puede aplicar al transistor FET, en donde, cuando se

aumenta VDS aumenta una región con empobrecimiento de cargas libres

Cuando seleccionamos un transistor tendremos que conocer el tipo de encapsulado, así

como el esquema de identificación de los terminales. También tendremos que conocer
una serie de valores máximos de tensiones, corrientes y potencias que no debemos
sobrepasar para no destruir el dispositivo. El parámetro de la potencia disipada por el
transistor es especialmente crítico con la temperatura, de modo que esta potencia
decrece a medida que aumenta el valor de la temperatura, siendo a veces necesaria la
instalación de un radiador o aleta refrigeradora. Todos estos valores críticos los
proporcionan los fabricantes en las hojas de características de los distintos
dispositivos.

3) Explicación de sus elementos o terminales.

Un transistor de efecto campo (FET) típico está formado por una barrita de material p
ó n, llamada canal, rodeada en parte de su longitud por un collar del otro tipo de
material que forma con el canal una unión p-n.
En los extremos del canal se hacen sendas conexiones óhmicas llamadas
respectivamente sumidero (d-drain) y fuente (s-source), más una conexión llamada
puerta (g-gate) en el collar.

La figura muestra el croquis de un FET con canal N

Símbolos gráficos para un FET de canal N

Símbolos gráficos para un FET de canal P

Fundamento de transistores de efecto de campo:

Los transistores son tres zonas semiconductoras juntas dopadas alternativamente con
purezas donadoras o aceptadoras de electrones.
Su estructura y representación se muestran en la tabla.

Modelo de transistor
FET canal n
Modelo de transistor
FET canal p

Las uniones Puerta-Drenador y la Surtidor-Puerta están polarizadas en inversa de tal

forma que no existe otra corriente que la inversa de saturación de la unión PN.
La zona n (en el FET canal n) es pequeña y la amplitud de la zona de deplexión afecta a
la longitud efectiva del canal. La longitud de la zona de deplexión y depende de la
tensión inversa (tensión de puerta).

Zonas de funcionamiento del transistor de efecto de campo (FET):

ZONA ÓHMICA o LINEAL: En esta zona el transistor se comporta como una

resistencia variable dependiente del valor de VGS. Un parámetro que aporta el
fabricante es la resistencia que presenta el dispositivo para VDS=0 (rds on), y
distintos valores de VGS.
ZONA DE SATURACIÓN: En esta zona es donde el transistor amplifica y se
comporta como una fuente de corriente gobernada por VGS

3. ZONA DE CORTE: La intensidad de drenador es nula (ID=0).

A diferencia del transistor BJT, los terminales drenador y surtidor del FET pueden
intercambiar sus papeles sin que se altere apreciablemente la característica V-I (se
trata de un dispositivo simétrico).

La operación de un FET de CANAL P es complementaria a la de un FET

de CANAL N, lo que sigmifica que todos los voltajes y corrientes son de
sentido contrario.

Entre las principales aplicaciones de este dispositivo podemos destacar:

APLICACIÓN PRINCIPAL VENTAJA USOS

Aislador o separador Impedancia de entrada alta Uso general, equipo de medida,
(buffer) y de salida baja receptores
Sintonizadores de FM, equipo para
Amplificador de RF Bajo ruido
comunicaciones
Baja distorsión de Receptores de FM y TV,equipos para
Mezclador
intermodulación comunicaciones
Facilidad para controlar
Amplificador con CAG Receptores, generadores de señales
ganancia
Instrumentos de medición, equipos de
Amplificador cascodo Baja capacidad de entrada
prueba
Amplificadores de cc, sistemas de
Troceador Ausencia de deriva
control de dirección
Amplificadores operacionales,
Resistor variable por
Se controla por voltaje órganos electrónicos, controlas de
voltaje
tono
Amplificador de baja Capacidad pequeña de Audífonos para sordera, transductores
frecuencia acoplamiento inductivos
Mínima variación de Generadores de frecuencia patrón,
Oscilador
frecuencia receptores
Integración en gran escala,
Circuito MOS digital Pequeño tamaño
computadores, memorias

Siempre nos va a interesar estar en la región de saturación, para que la única variable
que me controle la cantidad de corriente que pase por el drenador sea la tensión de
puerta.

Ecuación de Shockley:

ID=IDSS(1-
VGS/Vp)2

Donde:
 Vp es la tensión de puerta que produce el corte en el transistor FET.
IDSS es la corriente máxima de drenador que circula por el transistor, al
aumentar VDS, cuando la polarización de la puerta es VSG= 0 vol

PARAMETROS DEL FET

La corriente de sumidero Id es función tanto de la tensión de sumidero

Vds como de la puerta Vgs. Como la unión está polarizada inversamente,
suponemos que la corriente de puerta es nula, con lo que podemos
escribir:
Ig = 0 e Id = ƒ(Vds, Vgs)

En la zona de estricción (saturación) en que las características son casi

rectas (en el gráfico, son horizontales, pero en realidad tienen una
pendiente positiva) podemos escribir la respuesta del transistor para
pequeños incrementos de Vds y Vgs en esta forma

El parámetro rd se llama resistencia diferencial del sumidero del FET, y es

la inversa de la pendiente de la curva. Que como en el gráfico, dicha
pendiente es cero (en la realidad, como he dicho antes existe algo de
pendiente), entonces la rd es infinita (muy grande).
El parámetro gm se le denomina conductancia mutua o
transconductancia, y es igual a la separación vertical entre las
características que corresponden a diferencias de valor de Vgs de 1 voltio.

4) TÉCNICAS DE MANUFACTURA.

Es un dispositivo de tres terminales y dos junturas, creado en un material

semiconductor sólido cristalino (generalmente germanio, silicio, ó arseniuro de galio)
con diferentes contaminaciones, que permite regular la circulación de una corriente
eléctrica mediante una corriente de control, mucho menor.

El primer transistor se creó en los laboratorios Bell (Estados Unidos de N.A.) en 1947,
partiendo de una oblea de germanio, gracias a los trabajos de William Shockley, John
Bardeen, y Walter Brattain, por lo cual recibieron el premio Nobel.

En el año 1954, la firma Texas Instruments de Estados Unidos, fabricó el primer

transistor de silicio, lo cual bajó los costos y permitió, gracias a nuevas técnicas de
fabricación, su comercialización a gran escala.

Han reemplazado en la mayoría de las aplicaciones a los tubos ó válvulas electrónicas,

en los circuitos de radio, audio, etc. permitiendo la fabricación de equipos portátiles e
inmunes a vibraciones y de bajo consumo de energía (en los primeros tiempos se
llamaba a los equipos transistorizados de "estado sólido" o "frios").
Como se indicó con anterioridad, el JFET es un dispositivo de tres terminales, siendo
una de ellas capaz de controlar el flujo de corriente entre las otras dos. En nuestra
explicación sobre el transistor BJT se utilizó el transistor npn a lo largo de la mayor
parte de las secciones de análisis y diseño, con una sección dedicada a los efectos
resultantes de emplear un transistor pnp. Para el transistor JFET el dispositivo de
canal-n aparecerá como el dispositivo predominante, con párrafos y secciones
dedicadas a los efectos resultantes del uso de un JFET de canal-p.

La construcción básica del JFET de canal-n se muestra en la figura siguiente Observe

que la mayor parte de la estructura es el material tipo n que forma el canal entre las
capas difundidas en material tipo p. El extremo superior del canal tipo n se conecta
mediante contacto óhmico a la terminal denominada como drenaje (drain) (D),
mientras que el extremo inferior del mismo material se conecta por medio de contacto
óhmico a la terminal llamada la fuente (source) (S). Los dos materiales tipo p se
encuentran conectados juntos y al mismo tiempo hacia la terminal de compuerta (gate)
(Q). Por tanto, esencialmente el drenaje y la fuente se conectan en esencia a los
extremos del canal tipo n y la compuerta, a las dos capas del material tipo p. En
ausencia de cualquiera de los potenciales aplicados, el JFET tiene dos uniones p-n bajo
condiciones sin polarización. El resultado es una región de agotamiento en cada unión,
como se ilustra en la figura siguiente, que se parece a la misma región de un diodo bajo
condiciones sin polarización. Recuérdese también que una región de agotamiento es
aquella región carente de portadores libres y por lo tanto incapaz de permitir la
conducción a través de la región.

Transistor de unión de efecto de campo (JFET).

Muy pocas veces las analogías son perfectas y en ocasiones pueden ser engañosas, pero
la analogía hidráulica de la figura siguiente proporciona un sentido al control del JFET
en la terminal de compuerta y a la conveniencia de la terminología aplicada a las
terminales del dispositivo. La fuente de la presión del agua puede semejarse al voltaje
aplicado del drenaje a la fuente, el cual establecerá un flujo de agua (electrones) desde
el grifo o llave (fuente). La "compuerta", por medio de una señal aplicada (potencial),
controla el flujo del agua (carga) hacia el "drenaje". Las terminales del drenaje y la
fuente están en los extremos opuestos del canal-n, como se ilustra en la figura anterior,
debido a que la terminología se define para el flujo de electrones.

Analogía hidráulica para el mecanismo de control del JFET.

VGS = 0 V, Vds cualquier valor positivo

En la figura siguiente se ha aplicado un voltaje positivo VDS y a través del canal y la

compuerta se ha conectado en forma directa a la fuente para establecer la condición
VGS = 0 V. El resultado es que las terminales de compuerta y fuente se hallan al mismo
potencial y hay una región de agotamiento en el extremo inferior de cada material p,
semejante a la distribución de las condiciones sin polarización de la figura del
transistor FET. En el instante que el voltaje vDD ( = VDS) se aplica, los electrones
serán atraídos hacia la terminal de drenaje, estableciendo la corriente convencional ID
con la dirección definida de la figura siguiente la trayectoria del flujo de carga revela
con claridad que las comentes de fuente y drenaje son equivalentes (ID = Is). Bajo las
condiciones que aparecen en la figura siguiente, el flujo de carga es relativamente
permitido y limitado únicamente por la resistencia del canal-n entre el drenaje y la
fuente.

JFET en la región VGS = 0 V y VDS > 0 V.

Es importante observar que la región de agotamiento es más ancha cerca del extremo
superior de ambos materiales tipo p. La razón para el cambio en la anchura de la
región se puede describir mejor con la ayuda de la figura siguiente. Suponiendo una
resistencia uniforme en el canal-n, la resistencia del canal puede dividirse en las partes
que aparecen en la figura siguiente. La corriente ID establecerá los niveles de voltaje a
través del canal, como se indica en la misma figura. El resultado es que la región
superior del material tipo p estará inversamente polarizada alrededor de los 1.5 V, con
la región inferior inversamente polarizada sólo en los 0.5 V. Recuérdese, la explicación
de la operación del diodo, que cuanto mayor sea la polarización inversa aplicada,
mayor será la anchura de la región de agotamiento, de aquí la distribución de la región
de agotamiento que se muestra en la figura siguiente. El hecho de que la unión p-n esté
inversamente polarizada en la longitud del canal da por resultado una corriente de
compuerta de cero amperes, como se ilustra en la misma figura. El hecho que iG = O A
es una importante característica del JFET.

Variación de los potenciales de polarización inversa a través de la unión p-n de un

JFET de canal n.

5) Explicación de su encapsulado e identificación de sus terminales.

La fabricación de varios de estos dispositivos conectados en diversas configuraciones

en una misma oblea de silicio, permitió crear los circuitos integrados o chips, base de
todos los aparatos electrónicos modernos.
Conectados de manera apropiada, permite amplificar señales muy débiles, convertir
energía, encender o apagar sistemas de elevada potencia, crear osciladores desde
frecuencias bajas hasta frecuencias de radio, etc.

Según sea el orden de los materiales que forman las junturas, existen los transistores
tipo NPN ó PNP, los cuales, en disposiciones circuitales apropiadas permiten crear una
enorme cantidad de circuitos para diversos fines, ya que se complementan pues
funcionan con sentidos opuestos de circulación de corriente.
En la actualidad, existen una gran variedad de transistores, de efecto de campo o FET
(el electrodo de control actúa por medio de campo eléctrico), los tipo unijuntura, los
MOS o de óxido metálico (variante de los FET), y otras variaciones como los VMOS
(usados para controlar grandes potencias y tensiones), etc.
Existe una innumerable cantidad de diseños, especializados para alta potencia, bajo
ruido eléctrico, alta frecuencia, alta ganancia de corriente, alta tensión, aplicaciones de
conmutación, etc.
 LOS TRANSISTORES DE EFECTO DE CAMPO
En el tutorial de transistores bipolares, hemos visto que una pequeña corriente de base controla
una corriente de colector muy superior. Los transistores de efecto de campo son dispositivos
triterminales en los que la corriente principal se controla mediante una tensión. Las
características principales son:

La potencia de control es nula, es decir, no se absorbe corriente por el terminal de control.

Una señal muy débil puede controlar el dispositivo.

La tensión de control se emplea para crear un campo eléctrico.

Hay dos familias de transistores de efecto de campo: los JFET y los MOSFET. Pese a que el
concepto básico de los FET se conocía ya en 1930, estos dispositivos sólo empezaron a
fabricarse comercialmente a partir de la década de los 60. Y a partir de los 80 los transistores de
tipo MOSFET han alcanzado una enorme popularidad. Comparados con los BJT, los transistores
MOS ocupan menos espacio, es decir, dentro de un circuito integrado puede incorporase un
numero mayor. Además su proceso de fabricación es también más simple. Además, existe un
gran número de funciones lógicas que pueden ser implementadas únicamente con transistores
MOS (sin resistencias ni diodos). Esto ha hecho del transistor MOS el componente estrella de
la electrónica digital.

En este tutorial se explica el principio de funcionamiento de ambos tipos de dispositivos, así

como sus modelos circuitales elementales.

1 TRANSISTOR DE EFECTO DE CAMPO DE UNION (JFET)

Un JFET de canal N se fabrica difundiendo una región de tipo P en un canal de tipo N, tal y como
se muestra en la Figura 1. A ambos lados del canal se conectan los terminales de fuente (S,
Source) y drenaje (D, Drain). El tercer terminal se denomina puerta (G, Gate).

Figura 1: Esquema del transistor JFET de canal N

Los símbolos de este tipo de dispositivos son:

 Figura 2: Símbolos de los transistores JFET

Las explicaciones incluidas en este capítulo se refieren fundamentalmente al transistor NJFET,

teniendo en cuenta que el principio de operación del PJFET es análogo.

1.1 PRINCIPIO DE OPERACION DEL NJFET

A continuación se explica cómo se controla la corriente en un JFET. Al igual que sucede con los
transistores BJT el JFET tiene tres regiones de operación:

Región de corte
Región lineal
Región de saturación

Es preciso hacer notar que en este caso, la saturación alude a un fenómeno completamente
distinto al de los transistores BJT.

1.1.1 Región de corte

Centremos nuestra atención en la Figura 1. La zona de tipo P conectada a la puerta forma un

diodo con el canal, que es de tipo N. Como se recordará, cuando se forma una unión PN
aparecen en los bordes de la misma una zona de deplección en la que no hay portadores de
carga libres. La anchura de dicha zona depende de la polarización aplicada. Si esta es inversa, la
zona se hace más ancha, proporcionalmente a la tensión aplicada. Aplicando una
tensión VGS negativa aumentamos la anchura de la zona de deplección, con lo que
disminuye la anchura del canal N de conducción.

Si el valor de VGS se hace lo suficientemente negativo, la región de agotamiento se extenderá

completamente a través del canal, con lo que la resistencia del mismo se hará infinita y se
impedirá el paso de ID (Figura 3). El potencial al que sucede este fenómeno se
denomina potencial de bloqueo (Pinch Voltage, VP).
 Figura 3: Esquema del transistor JFET de canal N polarizado con la tensión de bloqueo

Por lo tanto, para valores más negativos que VP el transistor NJFET se encuentra polarizado en
la región de corte, y la corriente de drenaje resulta ser nula.

1.1.2 Región lineal

Si en la estructura de la Figura 1 se aplica una tensión VDS mayor que cero, aparecerá una
corriente circulando en el sentido del drenaje a la fuente, corriente que llamaremos ID. El valor
de dicha corriente estará limitado por la resistencia del canal N de conducción. En este caso
pueden distinguirse dos situaciones según sea VDS grande o pequeña en comparación con VGS.

1.1.2.1 Valores pequeños del voltaje drenaje-fuente

La Figura 4 presenta la situación que se obtiene cuando se polariza la unión GS con una tensión
negativa, mientras que se aplica una tensión entre D y S menor.

Figura 4:Esquema del transistor JFET de canal N polarizado con VGS < 0
Por el terminal de puerta (G) no circula más que la corriente de fuga del diodo GS, que en una
primera aproximación podemos considerar despreciable. La corriente ID presenta una doble
dependencia:

La corriente ID es directamente proporcional al valor de VDS

La anchura del canal es proporcional a la diferencia entre VGS y VP. Como ID está limitada
por la resistencia del canal, cuanto mayor sea VGS - VP, mayor será la anchura del canal,
y mayor la corriente obtenida.

Los dos puntos anteriores se recogen en la siguiente expresión:

Por lo tanto, en la región lineal obtenemos una corriente directamente proporcional a VGS y
a VDS.

1.1.2.2 Valores altos del voltaje drenaje-fuente

Para valores de VDS comparables y superiores a VGS la situación cambia con respecto al caso
anterior: la resistencia del canal se convierte en no lineal, y el JFET pierde su comportamiento
óhmico. Veamos por qué sucede esto.

Cuando se aplica un voltaje VDS al canal de 5 voltios, por ejemplo, este se distribuye a lo largo
del canal, es decir, en las proximidades del terminal D la tensión será de 5 V, pero a medio
camino la corriente circulante habrá reducido su potencial a la mitad (2,5 V), y en el terminal S
el potencial será nulo. Por otra parte, si VGS es negativa (- 2 V, por ejemplo), la tensión se
distribuirá uniformemente a lo largo de la zona P, al no existir ninguna corriente (Figura 5).
(NOTA: se desprecia la caída de tensión en las zonas situadas por debajo de los contactos).

Figura 5: Esquema del transistor JFET de canal N polarizado con VGS = -2 V y VDS = 5 V

Sigamos adelante. En las proximidades del terminal S la tensión inversa aplicada es de 2 V, que
se corresponde con la VGS = -2 V. Sin embargo, conforme nos acercamos a D esta tensión
aumenta: en la mitad del canal es de 4,5 V, y en D alcanza 7 V. La polarización inversa
aplicada al canal no es constante, con lo que la anchura de la zona de deplección
tampoco lo será(Figura 6). Cuando VDS es pequeña, esta diferencia de anchuras no afecta a la
conducción en el canal, pero cuando aumenta, la variación de la sección de conducción hace que
la corriente de drenaje sea una función no lineal de VDS, y que disminuya con respecto a la
obtenida sin tener en cuenta este efecto.

Figura 6: Esquema del transistor JFET de canal N en la región de conducción no lineal

1.1.3 Región de saturación

Si VDS se incrementa más, se llegará a un punto donde el espesor del canal en el extremo del
drenaje se acerque a cero. A partir de ese momento, la corriente se mantiene independiente
deVDS, puesto que los incrementos de tensión provocan un mayor estrechamiento del canal, con
lo que la resistencia global aumenta (Figura 7).

Figura 7: Esquema del transistor JFET de canal N en la región de corriente constante

La región de saturación se da cuando se estrangula el canal en el drenaje, lo que sucede cuando

la tesión puerta-drenaje es más negativa que VP, es decir:

VGD < VP => VGS - VDS < VP => VDS > VGS - VP
Antes de seguir adelante, comparemos las figuras Figura 3 y Figura En el caso del bloqueo, todo
el canal resulta afectado por la zona de deplección, que es constante porque la tensión VGS se
aplica uniformemente a lo largo de la unión. En cambio, en la región de corriente constante sólo
parte del canal ha llegado al bloqueo (provocado por VDS, que varía a lo largo del mismo), y es lo
que permite la circulación de la corriente.

1.2 CURVAS CARACTERISTICAS

Son dos las curvas que se manejan habitualmente para caracterizar los transistores JFET. En
primer lugar, en la representación de ID frente a VGS, para una VDS dada, se aprecia claramente
el paso de la región de corte a la de saturación (Figura 8). En la práctica sólo se opera en el
segundo cuadrante de la gráfica, puesto que el primero la VGS positiva hace crecer
rápidamente IG.

Figura 8: Característica VGS - ID del transistor NJFET

En la característica VDS - ID del transistor NJFET se observa la diferencia entre las regiones lineal
y de saturación (Figura 9). En la región lineal, para una determinada VGS, la corriente crece
proporcionalmente a la tensión VDS. Sin embargo, este crecimiento se atenúa hasta llegar a ser
nulo: se alcanza el valor de saturación, en donde ID sólo depende de VGS.
 Figura 9: Característica VDS - ID del transistor NJFET

Nótese que, según esta gráfica, la región de saturación del JFET se identifica con la región activa
normal de los transistores bipolares. Mientras que en RAN la corriente de colector sólo depende
de la de base, aquí la magnitud de control es la tensión VGS. Por el contrario, si la resistencia del
JFET en la región lineal es muy pequeña puede encontrarse un cierto paralelismo entre las
regiones lineal de JFET y de saturación del BJT.

1.3 PARAMETROS COMERCIALES

Se presenta a continuación algunas de las características de los transistores JFET que ofrecen los
fabricantes en las hojas de datos:

IDSS: Es la corriente de drenaje cuando el transistor JFET se encuentra en configuración

de fuente común y se cortocircuita la puerta y la fuente (VGS=0). En la práctica marca la
máxima intensidad que puede circular por el transistor. Conviene tener en cuenta que
los transistores JFET presentan amplias dispersiones en este valor.
VP (Pinch-Off Voltage): es la tensión de estrangulamiento del canal. Al igual que IDSS,
presenta fuertes dispersiones en su valor.
RDS(ON): Es el inverso de la pendiente de la curva ID/VDS en la zona lineal. Este valor se
mantiene constante hasta valores de VGD cercanos a la tensión de estrangulamiento.
BVDS (Drain-Source Breakdown Voltage): es la tensión de ruptura entre fuente y drenaje.
Tensiones más altas que BVDS provocan un fuerte incremento de ID.
BVGS (Gate-Source Breakdown Voltage): es la tensión de ruptura de la unión entre la
puerta y la fuente, que se encuentra polarizada en inversa. Valores mayores
de BVGS provocan una conducción por avalancha de la unión.

1.4 MODELOS DEL TRANSISTOR NJFET

Análogamente a lo efectuado con el transistor bipolar se van a presentar dos modelos para el
JFET: uno para analizar el funcionamiento del transistor JFET con señales continuas y otro para
las señales alternas aplicadas sobre un punto de operación de la región de saturación.

En primer lugar se presentan los modelos para las diferentes regiones de operación, a saber,
corte, saturación y zona lineal. A partir de las ecuaciones dictadas por este modelo, se deducen
posteriormente las expresiones necesarias para el análisis de señales de alterna de pequeña
amplitud.

1.4.1 Modelo estático ideal

Para el transistor NJFET, el modelo viene representado en la Figura 10. El valor de ID depende de
la región de funcionamiento del transistor.
 Figura 10: Esquema circuital del modelo del transistor JFET

1. Región de corte: la condición de la región de corte es que el canal esté completamente

estrangulado en las proximidades de la fuente, lo que sucede cuando la tensión puerta-
fuente alcance la tensión de estrangulamiento (VGS<VP). En este caso ID=0.
2. Región lineal: es la región en que se produce un incremento de la intensidad ID al
aumentar VDS. Este incremento es lineal para bajos valores de VDS aunque la linealidad
se pierde cuandoVDS se acerca a -VP. Para trabajar en la región lineal se deben dar dos
condiciones:

o VGS > VP
o VGD > VP VGS > VP + VDS

Estas condiciones equivalen a admitir que el canal de conducción no se estrangula por la zona de
deplección en inversa tanto en el extremo de drenaje como en la fuente. El valor que toma la
corriente ID es

1. Región de saturación: la región de saturación tiene lugar cuando la tensión entre

drenador y puerta alcanza la tensión de estrangulamiento. Para que ello ocurra, el canal
N, tiene que estar estrangulado en el extremo cercano al drenaje, pero no en el extremo
del canal cercano a la fuente. Entonces, al igual que en el caso anterior, deben ocurrir
dos condiciones:

o VGS > VP
o VGD < VP VGS < VP + VDS

En este caso la intensidad ID ya no depende de VDS, siendo su expresión

Por lo general, en los transistores NJFET tanto VP como VGS toman valores negativos, mientras
que VDS e IDSS son positivos, tomando la dirección ID tal y como aparece en el modelo.
1.4.2 Modelo para señales alternas

Para la deducción del mismo se consideran las siguientes hipótesis:

Transistor polarizado en la región de saturación

Oscilaciones alternas de baja amplitud y baja frecuencia

1.4.2.1 Expresiones generales

De entre las diversas opciones posibles, para la deducción del modelo se escogen como variables
independientes las tensiones VGS y VDS, mientras que las dependientes son las corrientes IG eID.
De este modo, las ecuaciones características del transistor vendrán dadas por dos funciones f1 y
f2 tales que:

Las tensiones y corrientes de un punto de polarización concreto vendrán dadas por las
expresiones anteriores:

Supongamos que sobre este punto de operación Q se añade una componente alterna,
caracterizada por un VGS y por un VDS. Las oscilaciones de las corrientes pueden calcularse
como:

A partir de este momento, para simplificar la notación se escribirán con letra minúscula los
incrementos de las variables. La expresión anterior admite una representación matricial:

en donde los coeficientes yij se llaman parámetros admitancia.

yis : Admitancia de entrada (-1)

yrs: Admitancia de transferencia inversa (-1)
yfs : Transconductancia (-1). Se suele nombrar como gm
yos : Admitancia de salida (-1)

1.4.2.2 Cálculo de los parámetros admitancia

Para el cálculo de los parámetros yij se van a emplear las expresiones resultantes del modelo
estático para la región de saturación.

Función f1 =>

Función f2 =>

La representación circuital de este modelo simplificado responde al mismo esquema presentado

en la Figura 10.

2 TRANSISTOR MOSFET

Las prestaciones del transistor MOSFET son similares a las del JFET, aunque su principio de
operación y su estructura interna son diferentes. Existen cuatro tipos de transistores MOS:

Enriquecimiento de canal N
Enriquecimiento de canal P
Empobrecimiento de canal N
Empobrecimiento de canal P

Los símbolos son:

 Figura 11: Transistores MOSFET

La característica constructiva común a todos los tipos de transistor MOS es que el terminal de
puerta (G) está formado por una estructura de tipo Metal/Óxido/Semiconductor. El óxido es
aislante, con lo que la corriente de puerta es prácticamente nula, mucho menor que en los JFET.
Por ello, los MOS se emplean para tratar señales de muy baja potencia.

2.1 PRINCIPIO DE OPERACION

De entre todos los tipos de transistores MOS existentes se va a analizar el principio de

funcionamiento de dos de ellos: los NMOS de enriquecimiento y empobrecimiento.

2.1.1 NMOS de enriquecimiento

En la Figura 12 se presenta el esquema de un MOS de canal N de enriquecimiento.

Figura 12: Esquema del transistor NMOS de enriquecimiento

Supongamos que se aplica una tensión VDS mayor que cero mientras que VGS se mantiene en
cero. Al aplicar una tensión positiva a la zona N del drenaje, el diodo que forma éste con el
sustrato P se polarizará en inversa, con lo que no se permitirá el paso de corriente: el MOS
estará en corte.
Sigamos suponiendo, y pensemos ahora que aplicamos un potencial VGS positivo, mientras
mantenemos la VDS positiva también. La capa de aislante de la puerta es muy delgada, tanto que
permite al potencial positivo aplicado repeler a los huecos y atraer a los electrones del material
P. A mayor potencial aplicado, mayor número de electrones será atraído, y mayor número de
huecos repelido. La consecuencia de este movimiento de cargas es que debajo del terminal G se
crea un canal negativo, de tipo N, que pone en contacto el drenaje con la fuente. Por este canal
puede circular una corriente. Recapitulando, por encima de un valor positivo VGS = VTH se
posibilita la circulación de corriente ID (Figura 13). Nos encontramos ante una región de
conducción lineal.

Figura 13: Esquema del transistor NMOS de enriquecimiento en conducción

Si el valor de VDS aumenta, la tensión efectiva sobre el canal en las proximidades del drenaje
(VGS - VDS) va disminuyendo, con lo que el canal se estrecha en dicha zona, y se pierde la
linealidad en la relación ID - VDS. Finalmente se llega a una situación de saturación similar a la
que se obtiene en el caso del JFET.

2.1.2 NMOS de empobrecimiento

En la Figura 14 se presenta el esquema de un MOS de canal N de empobrecimiento.

Figura 14: Esquema del transistor NMOS de empobrecimiento

En este caso el canal ya está creado. Por lo tanto, si con VGS = 0 aplicamos una
tensión VDS aparecerá una corriente de drenaje ID. Para que el transistor pase al estado de corte
será necesario aplicar una tensión VGS menor que cero, que expulse a los electrones del canal.

Figura 15: Esquema del transistor NMOS de empobrecimiento en corte

También en este caso, la aplicación de una VDS mucho mayor que VGS provoca una situación de
corriente independendiente de VDS.

2.2 CURVAS CARACTERISTICAS

Con los transistores MOS se manejan dos tipos de gráficas: la característica VGS - ID,
con VDS constante, y la VDS - ID con VGS constante.

2.2.1 Transistor NMOS de enriquecimiento

Figura 16: Característica VGS - ID del transistor NMOS de enriquecimiento

En la Figura 16 se pone de manifiesto cómo la intensidad ID aumenta bruscamente cuando se

supera la tensión umbral VTH (Threshold Voltage) y se crea el canal. Es un componente idóneo
para conmutación, puesto que pasa de un estado de corte a uno de conducción a partir de un
valor de la señal de control. En los dispositivos con el terminal de puerta de aluminio y el
aislante de óxido de silicio, la tensión umbral está en torno a los cinco voltios.

Figura 17: Característica VDS - ID del transistor NMOS de enriquecimiento

La característica VDS - ID del transistor NMOS de enriquecimiento es muy similar a la del JFET,
pero los valores de VGS cambian: en este caso la conducción se da para voltajes positivos por
encima del umbral.

2.2.2 Transistor NMOS de empobrecimiento

Figura 18: Característica VGS - ID del transistor NMOS de enriquecimiento

El NMOS de empobrecimiento puede funcionar también como transistor de enriquecimiento. Si la

tensión VGS se hace positiva se atraerán electrones al canal. Además, a diferencia de los JFET, la
impedancia de entrada continua siendo muy elevada.
 Figura 19: Característica VDS - ID del transistor NMOS de empobrecimiento

2.3 PARAMETROS COMERCIALES

Los parámetros comerciales más importantes del transistor MOS son análogos a los de los JFET
presentados en el apartado 1.3.

2.4 MODELOS CIRCUITALES

Tal y como se ha visto, las curvas de funcionamiento de los transistores MOS son similares a las
de los JFET. Por ello, todos admiten una representación circuital análoga.

2.4.1 Modelo estático de Schichman-Hodges

El modelo estático del transistor MOSFET se denomina modelo de Schichman-Hodges. Es un

modelo muy parecido al modelo de los transistores JFET, descrito anteriormente. El circuito
equivalente se compone de un interruptor abierto y una fuente de intensidad (Figura 20) cuyo
valor ID depende de la región de funcionamiento del transistor.

Figura 20: Modelo de Schichman-Hodges para el transistor FETMOS

Para el transistor NMOS de enriquecimiento las regiones de funcionamiento son:

1. Región de corte
 o Condición VGS<VTH
o Intensidad ID=0

1. Región lineal.

o Condiciones: VGS>VTH

VGD < VTH VGS < VTH+VDS

Intensidad:

Donde K es una constante que depende del material y de las dimensiones del transistor

me es la movilidad de los electrones, que depende del material y la temperatura

W, L son la anchura y la longitud del canal. Factores geométricos que dependen del
diseño del transistor.
C'OX es la capacidad por unidad de superficie del condensador que forman el metal de la
puerta con el canal. Depende fuertemente del espesor del óxido de puerta.

1. Región de saturación

o Condiciones VGS > VTH

VGD > VTH VGS > VTH+VDS

Intensidad:

2.4.2 Modelo para señales alternas

Para el caso en el que el transistor soporte señales alternas de pequeña amplitud y baja
frecuencia sobre un punto de polarización en región de saturación, puede demostrarse de forma
análoga a como se ha realizado para el transistor JFET que la transconductancia gm se calcula a
través de la siguiente expresión

3 APLICACIONES DE LOS TRANSISTORES DE EFECTO DE CAMPO

Las aplicaciones generales de todos los FET son:

3.1 ELECTRONICA ANALOGICA

Para estas aplicaciones de emplean transistores preparados para conducir grandes corrientes y
soportar elevadas tensiones en estado de corte.
 Resistencias variables de valor gobernable por tensión (variando la anchura del canal).
Amplificadores de tensión, especialmente en la amplificación inicial de señales de muy
baja potencia.
Control de potencia eléctrica entregada a una carga.

En el caso de la amplificación los circuitos se diseñan para que el punto de operación DC del
MOS se encuentre en la región de saturación. De este modo se logra una corriente de drenaje
dependiente sólo de la tensión VGS.

3.2 ELECTRONICA DIGITAL

Los MOS se emplean a menudo en electrónica digital, debido a la capacidad de trabajar entre
dos estados diferenciados (corte y conducción) y a su bajo consumo de potencia de control. Para
esta aplicación se emplean dispositivos de muy baja resistencia, de modo que idealmente pueda
considerarse que:

La caída de tensión en conducción es muy pequeña.

La transición entre el estado de corte y el de conducción es instantánea.

1. En un transistor NJFET con IDSS=10mA y VP = - 5 V se mide una intensidad de

drenaje ID = 1mA. Hallar cuánto vale la tensión VGS si se admite que trabaja en la región
de saturación. Hallar la tensión de alimentación E mínima para que el transistor trabaje
en saturación.