PHASE LOCKED LOOP (PLL)
1. Objetivos
a) Objetivo general: Analizar el funcionamiento y los parmetros de diseo de un PLL.
b) Objetivo especfico: Utilizando formulas, curvas de funcionamiento y
recomendaciones de los fabricantes disear un circuito PLL y comprobar su
funcionamiento.
2. Fundamentos tericos: Conocer los principios de funcionamiento de los circuitos PLL, sus
frmulas prcticas las curvas de funcionamiento y otros que permiten definir los parmetros
de diseo de un PLL, Conocer sus aplicaciones en sistemas de control y de
telecomunicaciones.
FUNCIONAMIENTO BSICO DEL PLL CD 4046
El diagrama de bloques de un PLL se muestra en la figura
Consta fundamentalmente de tres bloques:
- Comparador de fase.
- Filtro paso bajo.
- Oscilador controlado por voltaje (VCO).
Vamos a explicar el funcionamiento del CD 4046.
Tanto la salida del comparador de fase como la del VCO, son digitales, o sea, slo pueden tomar
los valores "0" (0 voltios) "1" (tensin de alimentacin).
El comparador de fase examina la frecuencia de la seal de entrada ( fi ) y la compara con la
frecuencia de la seal de salida del VCO ( fo ). Si fi > fo, en su salida aparece un "1". Si fi
< fo, aparece un "0". Si no hay seal en la entrada, la salida est tambin a "0".
El filtro paso bajos es del tipo RC:
El VCO (Oscilador Controlado por Voltaje) es un dispositivo que entrega una seal cuadrada
cuya frecuencia depende de la tensin que tiene en su entrada segn una funcin del tipo
representada.
Cuando estos tres dispositivos se empalman para trabajar como un PLL, actan de la siguiente
forma:
Figura 4 Diagrama en bloques del PLL.
Supongamos que inicialmente la seal de entrada es
"0". En la salida del comparador habr un "0" y en
la salida del filtro tendremos 0 voltios, por lo que
el VCO oscilar a una f mnima y el sistema estar
en el punto A.
Funcin de transferencia
Si ahora introducimos una seal de frecuencia fi mayor que la fo mnima, la salida del
comparador pasar a "1", y el condensador del filtro se ir cargando y la frecuencia del VCO
(fo) ir aumentando, evolucionando el sistema hacia el punto B.
Este proceso seguir hasta que fo>f1. En este momento la salida del comparador pasa a "0", con
lo que el condensador empieza a descargarse a travs de R. Pero en cuanto baja la tensin Vd que
se aplica al VCO, fo tambin baja, pasando de nuevo a que fo sea menor que f1 y por tanto a que
la salida del comparador pase de nuevo a sacar un1aumentando de nuevo la frecuencia del VCO.
Desde este momento, si no se cambia la frecuencia de entrada, el sistema permanecer oscilando
alrededor del punto B.
Cuando el PLL ha llegado a este estado se dice que est en "lock" (enganchado). A partir de este
punto la frecuencia de salida del VCO seguir a la de entrada, siempre que sta no salga del margen
(fmn - fmx).
"Rango de captura" (fc) es el rango de frecuencia de la seal de entrada sobre las que el PLL
engancha, si inicialmente estaba fuera de los mrgenes.
"Rango de enganche" (fe).es el conjunto de frecuencias de la seal de entrada, en las cuales el
PLL permanecer en "locked", estando inicialmente enganchado.
Para todo PLL en general, el rango de captura es < que el rango de enganche. En nuestro PLL,
debido a las caractersticas internas del comparador de fase, la frecuencia de captura y de enganche
son las mismas
Hay que hacer notar que siempre que el PLL est enganchado, en la salida del filtro habr la
tensin correspondiente a la frecuencia de entrada, segn la funcin inversa de la figura 6. (Tensin
en funcin de la frecuencia)
Funcin de transferencia inversa.
Por lo tanto el PLL puede utilizarse como convertidor frecuencia a tensin
DESCRIPCIN TCNICA DEL PLL COS/MOS
La figura 7 muestra el diagrama de bloques del Cos/Mos. CD 4046A el cual ha sido realizado en
un solo c.i. monoltico.
La estructura de bloques del PLL consta de:
Un oscilador lineal de bajo consumo controlado por voltaje (VCO)
Dos comparadores de fase diferentes y teniendo un amplificador de entrada comn.
El VCO se puede conectar, bien directamente o bien a travs de unos divisores, a la entrada
de los comparadores de fase.
El filtro paso bajo, teniendo en cuenta que ciertos componentes no son integrables y que la
configuracin cambia de una aplicacin a otra, hay que realizarlo mediante componentes externos
COMPARADORES DE FASE
Muchos sistemas PLL utilizan un mezclador balanceado compuesto de amplificadores analgicos
bien controlados para la parte del comparador de fase. Pero los amplificadores analgicos con
caractersticas de ganancia bien controlada no se pueden realizar fcilmente utilizando tecnologa
COS/MOS. Por este motivo en el diseo con COS/MOS se utilizan comparadores de fase de tipo
digital.
Ambos comparadores de fase estn gobernados por una configuracin amplificadora de entrada
comn a los dos comparadores, compuesta de una etapa de polarizacin y 4 etapas amplificadoras
inversoras, (figura 8). La entrada de seal al comparador de fase (terminal 14) puede ser
acoplada directamente con tal que los valores de la seal estn dentro de los niveles lgicos
COS/MOS (cero lgico = 30% de (VDD - VSS); uno lgico = 70% de (VDD VSS).
COMPARADOR DE FASE II
Es un circuito de memoria digital R - S controlado por flancos; consistente en 4 flip-flops controlados
por puertas y salida en tri-state compuesta por un FET "n" y otro "p" con un punto comn, como
puede verse en la figura
Este tipo de comparador de fase acta nicamente en los flancos positivos de las seales. El ciclo
de trabajo, no tiene importancia, puesto que el sistema PLL se controla por transiciones positivas.
Si la frecuencia de la seal de entrada es mayor que la proveniente del VCO, el transistor
"p"(superior) conduce, y en caso contrario es el transistor "n" el que conduce.
Si las frecuencias de la seal (14) y la proveniente del VCO (3) son las mismas, pero la seal de
entrada retrasa respecto a la proveniente del VCO, el FET tipo n conduce por un tiempo igual a la
diferencia de fase. Si la fase de la seal adelanta, es el tipo " p " el que se pone en conduccin
por un tiempo igual a la diferencia de fase.
Consecuentemente el voltaje del condensador de filtro paso bajo, conectado a este tipo de comparador
de fase se reajusta hasta que la seal (14) y la entrada del comparador (3) son iguales en frecuencia y
en fase.
En este punto estable ambos transistores estn al corte, y la seal a la salida de la pata uno ("Phase
pulses") es "1", indicando una condicin de " enganchado . As, para el comparador de fase II no
existe diferencia de fase entre la seal de entrada y la salida de VCO en todo el rango de frecuencias
del VCO.
Hay que hacer notar que para este tipo de comparador el rango de frecuencias de " lock " abarca todo
el rango de frecuencias del oscilador.
OSCILADOR CONTROLADO POR VOLTAJE (VCO).
La figura 9. Muestra el diagrama esquemtico del VCO. Para asegurar el bajo consumo (70 w) es
deseable que el filtro paso bajo consuma poco. Por ejemplo, en un filtro RC, esta condicin
requiere utilizar un alto valor de R y un pequeo valor de C. (Por esta misma razn todas las
resistencias exteriores son mayores de 10 K)
La entrada del VCO tampoco debe cargar o modificar las caractersticas del filtro paso bajos. Por
esto en el diseo se utiliza un MOSFET, canal n en la configuracin de entrada, presentando una
impedancia de entrada casi infinita, y por tanto un elevado grado de libertad en la eleccin de
los componentes del filtro.
Con el fin de no cargar el filtro paso-bajo est prevista una salida por seguidor de emisor de la
entrada del VCO (salida de demodulacin fig.7). Si se usa esta salida, debe conectarse una
resistencia, Rs, de 10 K o ms, desde el terminal 10 a masa. Si no se usa este terminal
permanecer abierto. (Nosotros no lo utilizamos) Un cero en la entrada de inhibicin permite
actuar el VCO y el seguidor de fuente, mientras un uno lgico desconecta ambos y minimiza
la potencia de consumo al mnimo estndar.
3. Clculos:
Datos : 1 1
R2 R2
Fmin 1KHz Fmax * C1 100 KHz* 680 pF
Fmax 100 KHz R2 1.4 M
C1 680 pF
1 1
R1 R2
( Fmax Fmin ) * C1 (100 KHz 1KHz ) * 680 pF
R1 14.8K
( Fmax Fmin ) (100KHz 1KHz ) (F F ) (100 KHz 1KHz )
FL FL Fo max min FL
2 2 2 2
FL 49.5KHz FL 50.5KHz
1 1
Fc 2 * FL * FPB Fc 2 *49.5KHz*380 KHz
2 2
Fc 54.72 KHz
4. Procedimiento en laboratorio:
L-1) CURVA DE FUNCIONAMIENTO DEL VCO
L-2) FUNCIONAMIENTO DEL COMPARADOR DE FACE
L-3) FUNCIONAMIENTO DEL PLL DISEADO
SEAL TRIANGULAR
SEAL SENOIDAL
SEAL CUADRADA
5. Materiales y Equipos:
a) Osciloscopio
b) Generador de frecuencias
c) Modulos que permitan disear un PLL
d) Fuente de tensin variable
e) Componentes electrnicos (resistencias, capacitores, cables de
conexin)
6. Conclusin:
Se pudo demostrar que un PLL u oscilador enganchado en fase tiene
diversas aplicaciones y que la ms usada es como un multiplicador de
frecuencia.
Comprobamos como el PLL u oscilador enganchado en fase, trabaja
basndose en unos niveles de frecuencia, llamados frecuencia de captura y
a este estado se le llama captura y si la frecuencia de entrada sobrepasa o
disminuye de estos niveles el PLL no trabaja.
7. Bibliografa:
Apuntes obtenidos en clase
https://tomrospa.wordpress.com/2013/07/08/el-pll-analogico-y-su-
simulacion-y-iv/
www.a-ten.com/alz/ecd.htm. Atlantis Enterprises. Amplia referencia bibliogrfica
