INSTITUTO TECNOLGICO DE TIJUANA

INGENIERIA ELECTROMECANICA

PRCTICA 3

Reporte de Laboratorio de la Prctica Nmero 3

Presentado por el Equipo #2
Al
Docente: Ing. Enrique Huerta Lpez
De la Materia
Electrnica Analgica

PRESENTADA POR

MARTINEZ PEREZ JOSAPHAT MISSAEL 15210269

PACHECO PORTUGAL CARLOS 14210341

TIJUANA, BAJA CALIFORNIA, MXICO.

25 de septiembre del 2017
Tabla de Contenido

Introduccin03

Sntesis De La Teora04

Equipos Y Materiales Utilizados10

Procedimiento13

Conclusiones...24
Introduccin

Los circuitos electrnicos han evolucionado demasiado desde su creacin hasta la

actualidad, esto gracias a que cada vez los dispositivos elctricos requieren menos
espacio, esto ayuda mucho ya que la masa de los aparatos electrnicos es ms
pequea y ms fcil de utilizar , haciendo esto un factor de suma importancia.

En esta prctica se analiza el funcionamiento de los transistores unipolares, el JFET

(Junction Field Effect Transistor) y MOSFET (Metal-Semiconductor Field Effect
Transistor), estos dos dispositivos tienen un gran aporte en la electrnica analgica,
como por ejemplo en el caso del E-MOSFET, las computadoras porttiles no
existieran, debido a que este dispositivo internamente trabaja como interruptor,
dejando pasar las cargas cuando entra un determinado voltaje y a su vez est
bloqueando corrientes altas que pueden resultar dainos al circuito, todo esto de
forma microscpica lo que te ahorra el espacio en la colocacin de dispositivos
electrnicos que te realicen esta misma funcin.

3
Sntesis De La Teora

FET (Transistores de Efecto de Campo)

Los transistores de efecto de campo (FET) son dispositivos de tres terminales:
Fuente (Source), Drenador (Drain) y Compuerta (Gate) que trabajan controlando la
corriente entre drenaje y fuente a travs del campo elctrico establecido mediante
la tensin aplicada al terminal de puerta. El terminal de puerta, que funciona como
terminal de control, no maneja virtualmente corriente, salvo alguna corriente de fuga.
El dispositivo presenta, en consecuencia, una elevada impedancia de entrada
(puede llegar a valores del orden de 10 M) que resulta esencial en variadas
aplicaciones como ser: llaves analgicas, amplificadores de muy alta impedancia de
entrada, etc. Son muy utilizados, tambin, como resistencias controladas por
tensin y fuentes de corriente. Algunos tipos de FET presentan facilidades en cuanto
a su integracin en reas pequeas y se utilizan especialmente en altas escalas de
integracin (LSI o VLSI), con un amplio desarrollo para circuitos digitales
(microprocesadores, memorias, etc.) y un permanente avance en su utilizacin en
circuitos integrados de aplicacin analgica. Teniendo en cuenta que pueden llegar
a manejar ms de 10 A de corriente se utilizan en diversas aplicaciones en
reemplazo del transistor bipolar, dando un alto rendimiento en circuitos
relativamente simples.
El FET tiene dos modos principales de funcionamiento:

1- Con tensin VDS reducida, y VDS/IDS constante llamado RDS.

2- Con tensin VDS elevada, mayor que Vp (tambin denominada VDS (off)), e ID
casi invariable con el aumento de VDS.

En el primer modo el FET se usa como atenuador o como resistor variable.

En el segundo modo el FET se utiliza como amplificador o como fuente de corriente.

En esta leccin se usa un FET de canal N.

Nota: Existe dispersin de parmetros entre FETS de un mismo tipo, por ejemplo
Vp puede valer -0.5V en una unidad y -6V en otra.

4
Como Vgs es el voltaje que controla el paso de la corriente ID (regula el ancho del
canal), se puede comparar este comportamiento como un resistor valor depende
del voltaje VDS. Esto es slo vlido para Vds menor que el voltaje de estriccin (ver
punto A en el grfico). Entonces si se tiene la curva caracterstica de un transistor
FET, se puede encontrar La resistencia RDS con la siguiente frmula: RDS =
VDS/ID. Los smbolos del FET son:

JFET

El transistor JFET es un dispositivo mediante el cual se puede controlar el paso de

una cierta cantidad de corriente haciendo variar una tensin, esa es la idea principal;
existen 2 tipos de JFET los de canal n y los de canal p, se comentar para el caso
de JFET de canal n, lo que se comente para el de canal n, es similar para el de
canal p, la diferencia ser el sentido de las corrientes y las tensiones sobre el JFET;
constan de 3 pines, los cuales reciben los nombres de drenaje(D), compuerta(G) y
fuente(S); lo que hace el JFET es controlar la cantidad de corriente que circula entre
el drenaje y la fuente, esa corriente se controla mediante la tensin que exista entre
la compuerta y la fuente.

Estn fabricados con materiales semiconductores tipo n y tipo p, al igual que los
diodos; la figura que sigue es una representacin para comprender como estn
distribuidos los materiales semiconductores para el de canal n y el de canal p, y las
conexiones de los pines a estos semiconductores, la figura servir para tener una
idea del comportamiento del JFET.

5
Entre la puerta y el canal se genera una juntura PN que se mantiene en polarizacin
inversa para el funcionamiento del dispositivo, en consecuencia se producen dos
efectos:

*Formacin de una zona de carga espacial que se extiende ms en la parte menos

dopada (el canal) y que es funcin de la tensin inversa aplicada.

*Elevada impedancia de puerta (la de un

diodo polarizado inversamente) que se
traduce en la elevada impedancia de
entrada que presenta el dispositivo. El
JFET nunca opera con la puerta
polarizada directamente, o sea que no
hay circulacin de corriente por ese
terminal, salvo la corriente de fuga.

Al ir incrementando la tensin de drenaje (Vds.) la corriente comienza a aumentar

linealmente produciendo una mayor cada de tensin en el canal que eleva la
polarizacin inversa de puerta y produce el estrechamiento del canal. Este
estrechamiento no es uniforme, sino que es ms pronunciado en las zonas ms
lejanas del terminal de fuente. Hay un nivel de tensin Vds. que producen la
estrangulacin o saturacin del canal. A partir de ese valor la corriente iD se
mantiene prcticamente constante frente a los aumentos de Vds.

Saturacin del Canal en un JFET

Es imposible que se produzca la estrangulacin total del canal (cierre total del
mismo) y en consecuencia que la corriente resulte nula, pues ese mismo efecto
producir una disminucin de la polarizacin inversa revirtiendo el proceso (apertura

6
del canal). Para tensiones VDS muy elevadas se produce un efecto de ruptura en
avalancha y la corriente aumenta bruscamente.

Zona de Corte

Se produce para tensiones de puerta que en valor absoluto son mayores que la
tensin de contraccin. La puerta est polarizada tan inversamente que el ancho
del canal se hace nulo debido a la recombinacin de cargas libres.

Zona Resistiva u hmica

Para tensiones de drenaje - fuente pequea, la corriente aumenta linealmente con

ellas y el dispositivo se comporta como una resistencia cuyo valor est determinado
por la tensin de puerta.

Zona de Estrangulacin o Saturacin del Canal o de Corriente Constante

En esa zona la velocidad de los portadores, o lo que es lo mismo el nmero de

portadores que pueden ser transportados a travs del canal por unidad de tiempo,
permanece constante. El ancho del canal disminuye al mnimo y los aumentos de
VDS ya no influyen en la modulacin del ancho del canal sino que producen un
aumento del largo efectivo del canal (L). La corriente de drenaje permanece
prcticamente constante frente a las variaciones de la tensin de drenaje fuente.

Zona de Ruptura

La mxima tensin que se puede aplicar entre dos terminales de un JFET es la

menor tensin que provoca una ruptura por avalancha en la juntura de puerta. La
ruptura ocurre a un menor valor de tensin drenaje - fuente al estar la puerta
polarizada con la tensin puerta - fuente de mayor valor absoluto. Esto ocurre
debido a que la tensin inversa de puerta y la tensin de drenaje suman su efecto
y, en consecuencia, aumenta la tensin efectiva en la juntura. La tensin de drenaje
- fuente de ruptura con la puerta cortocircuitada con la fuente (BVDSS) es
7
especificada por el fabricante. Esta tensin vara desde varios voltios (circuitos
integrados) a ms de 50V en los FET de potencia.

MOSFET

Es un tipo especial de transistor FET que tiene una versin NPN y otra PNP. El NPN
es llamado MOSFET de canal N y el PNP es llamado MOSFET de canal P.

Una delgada capa de material aislante formada de dixido de silicio (SiO2) (tambin
llamada slice o slica) es colocada del lado del semiconductor y una capa de
metal es colocada del lado de la compuerta (GATE).

En los transistores bipolares la corriente que circula por el colector es controlada

por la corriente que circula por la base. Sin embargo en el caso de los transistores
FET, la corriente de salida es controlada por una tensin de entrada (un campo
elctrico). En este caso no existe corriente de entrada. Los transistores MOSFET se
pueden daar con facilidad y hay que manipularlos con cuidado. Debido a que la
capa de xido es muy delgada, se puede destruir con facilidad si hay alta tensin o
hay electricidad esttica

8
La corriente de drenaje, en realidad, no permanece constante con los aumentos de
la tensin de drenaje-fuente, sino que sufre un leve incremento. Este efecto se
puede atribuir al corrimiento del punto de estrangulacin hacia la fuente y, en
consecuencia, a la disminucin del largo efectivo del canal (L). Como aproximacin
se puede incluir en la expresin de la corriente de drenaje dada el efecto de
MODULACIN DEL LARGO DEL CANAL incorporando un factor de correccin ()
CARACTERISTICA DE TRANSFERENCIA Se define el factor , dependiente del
largo efectivo del canal, de la concentracin del dopado en el sustrato y de la tensin
de polarizacin del mismo. Sus valores tpicos varan entre 0.002 a 0.05 V-1. Se
agrega a la ecuacin de la corriente el factor de modulacin del largo del canal: (1+
vDS), efecto en general despreciable para la mayora de las aplicaciones.

9
Equipos Y Materiales Utilizados

*Multmetro

*Pulsera Antiesttica

*Bata De Laboratorio

10
*Tablero Maestro

*Caimanes

11
*Osciloscopio

*Generador de Seales

12
PROCEDIMIENTO

Leccin 1:

Las Caractersticas Del Transistor de Efecto de Campo

Procedimiento

1. Enchufe la tarjeta EB-112 introducindola por las guas del PU-2000 hasta
el conector.
2. Encienda el tablero maestro.
3. Ejecute los pasos de la Fig.1 de la Informacin General para inicializar el PU-
2000.
4. Busque el circuito de la Fig.1 en la tarjeta.
5. Conecte los puentes como se indica en la Fig.1. Las flechas indican los
puntos de conexin en los puentes.

*Figura 1

Las Curvas Caractersticas del Drenador

6. Teclee * para llevar el ndice a 2.

13
7. Haga VGS = 0 ajustando la fuente de poder PS-2 a 0. Vare VDS ajustando
la fuente de poder PS-1 para obtener los valores de tensin indicados en la
Fig.2. Mida y anote los valores de tensin y de corriente de drenaje ID para
cada caso.

8. Repita el paso 7 para los dems valores de VGS especificados en la Fig.2.

9. En la Fig.3 trace las curvas caractersticas de drenaje, graficando los valores
de la Fig.2.

Nota: Recuerde que las caractersticas difieren para cada FET.

10. El siguiente paso del experimento consiste en analizar la caracterstica de

transferencia. Usando los resultados de la Fig.2 anote la variacin de la
corriente de drenaje ID correspondiente a la variacin de tensin de
compuerta VGS, para los tres valores de tensin de drenajes indicados en
la Fig.4.

11. En la Fig.5 grafique los valores de la Fig.4 obteniendo la caracterstica de

transferencia.

14
La Resistencia de Canal (RDS)

12. Conecte el circuito de Prueba de la Fig.6 para determinar la resistencia del

canal (RDS). Para ello conecte el borne Ven 1 (Vin 1) al borne de la fuente
de alimentacin PS-1 con un cable de conexin.

13. Presione * para llevar el ndice a 3.

14. Ajuste la fuente de poder PS-1 a 1v.
15. Mida la tensin de drenaje VDS y antela en la Fig.7.

15
 Vds. (V) VPS-1 (V) Rds(on) ohmios

0.03 1 309.27

0.05 2 152.28

16. Calcule la resistencia de conduccin RDS(on) con la siguiente expresin:

3
() =
( )
3 = 10
17. Ponga la fuente de poder PS-1 en 2v y repita las mediciones. Anote la lectura
en la Fig.7. Ha cambiado RDS (on)?

El Atenuador

18. Teclee * para llevar el ndice a 4.

19. Conecte el FET como atenuador, como se muestra en la Fig.8.

20. Ajuste VGS (PS-2) a 0 V.

21. Ajuste la frecuencia del generador de seales a 1Khz y su amplitud a
200mVp-p con un offset de 100mV, como se indica en la Fig.9.
22. Mida la tensin de drenaje VDS y antenlo en la Fig.10. Al mismo tiempo
mida y anote el valor de la tensin de entrada Ven.

16
 Vgs (V) Vds Ven (mV)

0 30 mV 200 mV

-1 60mV 200 mV

-2 6v 200 mV

-3 6.4 v 200 mV

-4 6.4 v 200 mV

-5 6.4 v 200 mV

23. Cambien el valor de VGS segn la Fig.10. Complete la tabla de la Fig.10.

Es lineal la variacin de VDS? Por qu?

Nota: RDS toma un valor diferente para cada VGS.

24. Aumente Ven a 3Vp-p con 1.5V de offset. Cambie VGS de 0V a -5V y
observe el cambio de VDS.

Vgs (V) Vds Ven (mV)

0 40 mV 3V

-1 80mV 3V

-2 8v 3V

-3 8.5 v 3V

-4 8.5 v 3V

-5 8.5 v 3V

La Transconductancia

17
 25. Arme el circuito de la Fig.11 para medir la transconductancia del FET.
26. Teclee * para llevar el ndice a 5. Ajuste VGS (PS-2) a 0 voltios.
27. Ajuste la fuente de poder PS-1 para obtener ID = IDSS de su FET.
28. Ajuste la frecuencia de salida del generador de seales a 1 KHz y la amplitud
a 100 mVp-p.
29. Mida la tensin de drenaje con acoplamiento de CA y la tensin de
compuerta que la causa, y calcule la transconductancia con la siguiente
formula:
(Nota: este parmetro difiere para cada FET debido a la dispersin de las
caractersticas)
= 100 = 100

Donde R2 = 2,2 K

Nota: para VGS = 0, gm se denomina gmo.

2
=

Calclela con esta expresin y comprela con el resultado que obtuvo

anteriormente.

Leccin 2:

El Amplificador FET

Procedimiento

1. Enchufe la tarjeta EB-112 introducindola por las guas del PU-2000 hasta el
conector.
2. Encienda el tablero maestro.

Nota: ponga al PU-2000 en el mismo modo de funcionamiento y con el mismo

ndice de experimentos que tena al final de la leccin anterior.

18
Las Caractersticas Del Amplificador De Fuente Comn

3. Teclee * para poner el ndice en 6.

4. Busque el circuito de la fig. 1 en la tarjeta EB-112.

5. Ajuste la fuente de poder PS-1 para obtener VDD=12v.

6. Ajuste la tensin de polarizacin a VD= x VDD con RV1.
7. Mida las tensiones directas del FET y antelas en la Fig. 2.

VS(V) VD(V) VGL(V)

1.01 6.03 0

La Respuesta En Frecuencia

8. Conecte el osciloscopio a la salida del amplificador, como se muestra en la

Fig. 3 (RL=R1=10K).
9. Conecte el generador de seales a Ven2. Ajuste la frecuencia a 1KHz y la
amplitud a 200mVp-p.
10. Teclee * para poner el ndice en 7.
11. Mida las tensiones de entrada y salida y antelas en la Fig. 4. (En caso de
ser necesario, corrija la polarizacin variando a RV1; con esto aumentar la
ganancia).
12. Vare la frecuencia del generador de seales segn la tabla de la Fig. 4 y
anote las tensiones de salida obtenidas. Cuide siempre que la tensin de
entrada no cambie.

19
 13. Calcule la ganancia de tensin AV=Vsal/Ven y anote los resultados en la
Fig.4.

f (KHz) Ven (V) Vsal (V) AV

0.1 200mV 28mV 0.14

1KHZ 200mV 28mV 0.14

10KHZ 200mV 28mV 0.14

50KHZ 200mV 28mV 0.14

100KHZ 200mV 28mV 0.14

Variacin de la Carga

14. Ajuste la frecuencia del generador de seales a 1KHz.

15. Teclee * para poner el ndice en 8.
16. Mida y anote los valores de Ven y Vsal con RL = R1, en la Fig. 5.
17. Calcule la ganancia y antela en la Fig. 5.
18. Vare RL a R2 y repita las mediciones y clculos. Antelos en la Fig. 5. La
tensin de entrada debe ser igual a la del paso 9.

RL (K) Ven (V) Vsal (V) AV

R1=10K 200mV 28mV 0.14

R2=2.2K 200mV 130mV 0.65

Leccin 3:

El VMOS FET

20
Procedimiento

1. Enchufe la tarjeta EB-112 introducindola por las guas del PU-2000 hasta
el conector.
2. Encienda el tablero maestro.

Nota: Ponga el PU-2000 en el mismo modo de funcionamiento y con el mismo

ndice de experimentos que tena al final de la leccin anterior.

3. Teclee * para llevar el ndice a 11.

4. Busque el circuito de la Fig.1 en la tarjeta EB-112.

5. Ajuste VGS = 0 con la fuente de poder PS-2 y mida la corriente de drenaje

ID para los distintos valores de VDS mostrados en la Fig.2.

21
6. Repita las mediciones para los dems valores de VGS para la Fig.2. Observe
que V2 es la salida invertida de la fuente de poder PS-2. Primero ajuste V2
y luego desconecte la punta de prueba del osciloscopio de la compuerta.
Luego mida la ID para los valores indicados de Vout 2.

7. Dibuje las curvas caractersticas de la Fig.3 para los siguientes valores de

VDS y VGS que figuran en la Fig.2. El resultado ser una serie de 8 curvas
diferentes.

22
La Respuesta de la Curva Cuadrada

8. Arme el circuito mostrado en la Fig.4.

9. Presione * para llevar el ndice en 12.

10. Ajuste el generador de seales en onda cuadrada de 0 a 5v (o salida TTL),

con 10 KHz. Ajuste la fuente de poder PS-1 a 5v.

11. Mida con el osciloscopio las ondas de entrada y de salida. Dibjelas en la

Fig.5 indicando los valores de tensin.

23
Conclusin

24