HLD
Modelos completamente programables -Enrique Fras Martnez
Un entorno de este tipo permite a partir de libreras definir el tipo de razonamiento, el
mtodo de desborrosificacin, y en general todas las caractersticas programables. A
partir de estas elecciones genera el cdigo LDH que describe el hardware que lo
implementara. En este caso el permitir que el usuario defina nuevos elementos consiste
en, primero definirlo mediante el lenguaje y segundo incorporarlos a la librera. Para
esto se debera tener perfectamente definido la interfaz entre las distintas etapas. [1]
Sistemas Electrnicos Digitales. 9 Edicin:
Un lenguaje de descripcin de hardware es un organismo especializado de lenguaje
informtico utilizado para programar la estructura, el diseo y el funcionamiento de los
circuitos electrnicos basado en lgica digital circuitos. [2]
Electronica Digital Facil - Francisco Ruiz Vassallo:
Un lenguaje de descripcin de hardware es un lenguaje de programacin especializado
que se utiliza para definir la estructura, diseo y operacin de circuitos electrnicos, y
ms comnmente, de circuitos electrnicos digitales. [3]
Definicin grupal:
Es un lenguaje de programacin utilizado para describir la arquitectura y
comportamiento de un sistema electrnico, su operacin. Es un lenguaje similar a un
lenguaje de programacin, pero con notables diferencias y caractersticas.
Caractersticas:
Describe actividades que ocurren en forma simultnea
Permite describir mdulos con acciones que sern evaluadas en forma secuencial,
donde todo el mdulo ser visto como una accin concurrente ms.
Estos lenguajes fueron desarrollados para hacer frente a la creciente complejidad
de los diseos
Se utilizan en la fase de diseo
o Necesidad de Simulador lgico
o Herramienta necesaria para reproducir el comportamiento del sistema modelado
Permite la verificacin del sistema diseado
Actualmente existen herramientas software que permiten pasar de dichas
descripciones a diseos a nivel de puertas
Permite describir el hardware, tanto a nivel de sistemas y subsistemas, como de
componentes
Ventajas y Desventajas:
Ventajas
El lenguaje es independiente de la tecnologa:
El mismo modelo puede ser sintetizado en libreras de distintos vendedores.
Reduccin de la dependencia con el fabricante de ASICs, ya que la portabilidad
a otra tecnologa es mucho ms rpida.
Reutilizar el diseo en componentes tan distintos como FPGAs con un esfuerzo
mnimo.
Soportan tres estilos de descripcin bsicos:
DESCRIPCIN COMPORTAMENTAL (behavioral)
DESCRIPCIN DE FLUJO DE DATOS (data-flow)
DESCRIPCIN ESTRUCTURAL (estructural)
Se puede verificar la funcionalidad del diseo muy pronto en el proceso de
diseo. La simulacin del diseo a tan alto nivel, antes de la implementacin a
nivel de puertas, permite testar la arquitectura y rectificar decisiones en las
primeras fases de diseo.
Sencillez como la descripcin se centra ms en la funcionalidad que en la
implementacin, resulta ms sencillo para una persona comprender qu
funcin realiza el diseo a partir de una descripcin HDL que a partir de un
esquemtico de interconexin de puertas
begin Y <= (A and B) or C;
end a;
El lenguaje soporta jerarqua; Un sistema digital puede ser modelado como
un conjunto de componentes interconectados; A su vez cada componente
puede ser modelado como un conjunto de subcomponentes.
Es un estndar ANSI e IEEE; por lo tanto, los modelos descritos en estos
lenguajes (VHDL o VERILOG) son totalmente portables.
Desventajas
Supone un esfuerzo de aprendizaje, ya que prcticamente se puede considerar
como nueva metodologa.
Necesaria la adquisicin de nuevas herramientas: Simuladores
Sintetizadores de HDL, teniendo que mantener el resto de las herramientas
para otras fases del diseo.
El uso de estos lenguajes hace que involuntariamente se pierda un poco de
control sobre el aspecto fsico del diseo, dndole una mayor importancia a la
funcionalidad de dicho diseo.
Evolucin HLD
El departamento de Woods Hole Workshop, Se concedi a
defensa de los EEUU reunin inicial entre el Intermetrics, IBM y Texas
funda el proyecto para Gobierno, Universidades e Instruments el contrato
crear un HDL estndar Industria para desarrollar VHDL
dentro del programa 1981 1983
VHSIC
1980
Versin 7.2 de dominio El IEEE lo ratifica como su El lenguaje VHDL fue
pblico. estndar 1076 revisado y ampliado,
1985 1987 pasando a ser estndar
1076
1993
ltima modificacin de
VHDL
2000
Bibliografa
[ 1 ] Modelos completamente programables -Enrique Fras MartnezLgicos, 2000,
Pgina 100
[ 2 ] Garza A. Juan, Sistemas Digitales y Electrnica Digital Practicas de
Laboratorio, Dispositivos Lgicos Programables, Primer Edicin, 2006, Pg. 330.
[ 3 ]Zvonko V. Stephen, Fundamentos de Lgica Digital con Diseo VHDL,
Dispositivos Lgicos Programables, Segunda Edicin, 2006 Pg. 94
