CIRCUITOS ELECTRNICOS DIGITALES
GRADO EN INGENIERA INFORMTICA TECNOLOGAS INFORMTICAS
BOLETN DE PROBLEMAS 5
P1.- Realice la funcin f= (0,3,6) con los siguientes componentes:
a) Utilizando un decodificador con salidas activas en nivel alto y puertas OR.
b) Utilizando un decodificador con salidas activas en nivel bajo y puertas AND.
c) Utilizando un decodificador con salidas activas en bajo y puertas NAND.
d) Con un decodificador con salidas activas en alto y puertas NOR.
P2.- Realice las siguientes funciones haciendo uso de los dispositivos que se dan en cada uno de los
apartados:
a) Utilizando un decodificador con salidas activas en nivel alto y puertas OR.
b) Utilizando un decodificador con salidas activas en nivel bajo y puertas AND.
c) Utilizando un decodificador con salidas activas en bajo y puertas NAND.
d) Utilizando un decodificador con salidas activas en alto y puertas NOR.
F= (0,9,11,15) + d(1,2,3)
F = (0,3,5) . d(1,2)
F = (1,3,4,6,9,11) . d(7,12,14)
F = (1,2,3,7,8,9)
P3.- Disee un circuito que permita multiplicar dos nmeros binarios de dos bits. Para ello, utilice
puertas lgicas de dos entradas y un decodificador:
a) con salidas activas en alto
b) con salidas activas en bajo
P4.- Disee un circuito de 4 entradas y 3 salidas, z0,z1,z2 que realice las siguientes funciones:
z0 vale 1 cuando tres o ms entradas sean 1.
z1 vale 1 cuando haya el mismo nmero de unos que de ceros.
z2 vale 0 cuando dos o ms entradas sean 1.
Para ello se dispone de:
a) Un decodificador con salidas activas en nivel alto y puertas NOR.
b) Un decodificador con salidas activas en bajo y puertas NAND.
P5.- Se dispone de decodificadores 2 a 4con salidas activas en alto y con seal de habilitacin
activa tambin en nivel alto. Disee, con las mismas caractersticas:
a) Un decodificador 1:2
b) Un decodificador 3:8
c) Un decodificador de 4:16
P6.- Utilizando decodificadores de menos entradas que el dado, se pide:
a) Cmo implementar un decodificador de 2 a 4?
b) Cmo implementar un decodificador de 3 a 8?
c) Cmo implementar un decodificador de 4 a 16?
Indique en cada apartado qu alternativa conduce al menor nmero de decodificadores.
P7.- Implemente un circuito que realice la conversin BCD a Gray utilizando decodificadores y
puertas.
P8.- Realice las funciones de conmutacin siguientes utilizando multiplexores de 4 canales.
a) F= (0,1,3,4)
b) F= (2,4,5,7)
c) F= (0,3,4)
d) F= (1,2,3,6,7)
P9.- Realice las funciones del ejercicio anterior con:
a) MUX-1
b) MUX-2
c) MUX-3
P10.- Realice con multiplexores de dos entradas de seleccin la funcin:
F= (0,1,3,4,5,6,8,9,10,11,12,15,17,20,22,23,25,28,29,30,31)
P11.- Un sistema de comunicacin se ha diseado para que transmita uno de los dos cdigos
binarios de cuatro bits siguientes: CA = 0010 y CB = 1101. Durante la transmisin pueden recibirse
perturbaciones que provoquen errores en la comunicacin de dichos cdigos. Disee un circuito con
cuatro entradas (el dato de 4 bits) y 3 salidas A, B, C. La salida A se hace igual a 1 si el cdigo
recibido es el 0010 o ese mismo cdigo con un error en un bit. La salida B se har 1 si el cdigo
recibido es el 1101 o ese mismo con un error en un bit. La salida C se hace 1 si el cdigo recibido
difiere en dos bits de los cdigos 0010 y 1101. Disee la funcin A con MUX 2:1, la funcin B con
un decodificador y puertas NAND, y la C con puertas NOR.
P12.- El bloque A de la figura pone su salida yk=1 si y slo si hay k entradas a 1. Disee la unidad
B para que el bloque completo C ponga zj=1 si y slo si hay j entradas a 1. Utilice slo MUX 2:1
P13.- Utilizando multiplexores de menos entradas de seleccin que el dado, se pide:
a) Cmo implementara un MUX de 3 entradas de seleccin?
b) Cmo implementara un MUX de 4 entradas de seleccin?
P14.- Implemente la siguiente funcin multisalida usando un decodificador y puertas:
F = (0,1,3,7,9,12,15)
G = (0,1,2,5,6,10,11)
H = (X3 + X2) . (X2 + X1 + X0)
P15.- Un desplazador a la derecha de n bits, es un circuito combinacional que tiene como entrada
un nmero A de n bits, m seales de control sm-1,..s0 que indican el nmero de posiciones que se
desplazar a la derecha el nmero de entrada A, y genera la salida Z de n bits, correspondientes al
nmero A desplazado. As por ejemplo, para un desplazador de 8 bits, cuya entrada sea 10010101 y
las seales de control s2s1s0 = 010, se genera un desplazamiento de 2 posiciones a la derecha, dando
como resultado la salida XX100101. Si s2s1s0 = 000 no hay desplazamiento.
a) Disee un desplazador a la derecha de n=4 bits y m=2 bits, utilizando 4 MUXs de 4
canales. Suponga que los bits ms significativos del resultado se llenan con [Link] el
ejemplo anterior, la salida sera 00100101.
b) Dibuje las formas de onda de las salidas, cuando A3A2A1A0=1011 y las seales s1s0
cambian segn la secuencia "00,01,00,11,00,10" con una frecuencia de 1kHz.
c) Indique una aplicacin aritmtica para el desplazador.
P16.- La figura muestra un comparador de dos nmeros de 1 bit y su tabla de verdad. Se desea
obtener un comparador de nmeros de 6 bits utilizando exclusivamente comparadores de 1 bit. El
diseo debe contemplar que el tiempo de retraso no supere 4T, donde T es el retraso asociado al
comparador de 1 bit.
P17.- Un sistema que mide peridicamente la temperatura de un experimento de laboratorio da la
informacin utilizando nmeros de 4 bits en notacin complemento a dos. Disee un circuito que
detecte el intervalo cerrado de cdigos [-5,4] utilizando exclusivamente comparadores de magnitud
de cualquier n de bits y puertas de dos entradas que no sean operadores lgicos universales.
P18.- En un determinado sistema microcomputador, existen 3 subsistemas que procesan la
informacin de forma independiente a travs de cuatro fases de operacin. Por propsitos de
control, es necesario conocer:
a) Cundo dos o ms subsistemas estn en la misma fase.
b) Cundo exactamente dos subsistemas estn en la misma fase.
Cada subsistema genera una seal de dos bits para indicar en qu fase se encuentra (00,01,10,11).
Disee un circuito que permita conocer cundo el conjunto de subsistemas se encuentra en alguna
de las dos situaciones posibles.
P19.- Disee un circuito con MUX de 4 canales que realice la funcin del circuito
de la figura:
P20.- Analice los siguientes circuitos:
a)
b)
c)
P21.- Determinado proceso qumico es controlado por dos sistemas idnticos S1 y S2. Cada sistema
mide dos parmetros: valor de ajuste (A1 y A2, cada uno de dos bits) y valor base (B1 y B2, cada
uno de cuatro bits). La operacin es de la siguiente forma:
- Si los valores base medidos por ambos sistemas difieren en menos de tres unidades, el valor de
salida corresponder a la base medida por S1.
- Si los valores base de S1 y S2 difieren en tres o ms unidades, el valor de salida corresponder a la
resta "valor base menos valor de ajuste" del sistema que haya medido mayor valor base.
Muestre un diagrama de bloques y realice un diseo utilizando subsistemas combinacionales.
P22.- Sea el bloque lgico A que compara la magnitud de dos nmeros de tres bits, X3 = x1x2x3 e
Y3 = y1y2y3, donde x3 e y3 son los bits menos significativos. El bloque A tiene dos salidas G3 y
S3 tales que G3 = 1 si y slo si X3>Y3; S3 = 1 si y slo si X3<Y3 y G3 = S3 = 0 si y slo si X3
= Y3.
a) Disee una unidad lgica B tal que junto con el bloque A sirva para comparar dos nmeros de
cuatro bits (X4 = x1x2x3x4 e Y4 = y1y2y3y4) tal como se muestra en la figura. Obtenga
expresiones para G4 y S4 en funcin de las entradas al bloque B y muestre una realizacin de estas
expresiones usando slo puertas NAND.
b) Muestre una realizacin del bloque A utilizando slo bloques de tipo B.
