SENA (Servicio Nacional de Aprendizaje)
SERVICIO NACIONALDuvan
DE APRENDIZAJE
SENA julian orjuela
Johan Esteben Molano Borbn-jemolano2@[Link],
Guauta-daguauta@[Link]
GUA DE APRENDIZAJE
MELI 901512-1
SISTEMA INTEGRADO DE GESTIN
Proceso Gestin de la Formacin Profesional Integral
Procedimiento Ejecucin de la Formacin Profesional Integral
INFORME F F Y LATCH
I.
CUESTIONARIO
1. ACTIVIDAD
Tipos: SR, SR y D
a. Realice un cuadro comparativo de los
sistemas digitales combinacionales y
sistemas digitales secuenciales:
Sistemas digitales
combinacionales
El valor de sus
salidas es funcin
exclusiva de sus
entradas sin que
intervengan
en
ningn estado de las
entradas y salidas.
Carecen de memoria
y retroalimentacin.
No estn controlados
por un pulso de reloj
es
decir
son
asncronos"
circuitos secuenciales o se pueden usar para
crear Flip Flops.
Sistemas digitales
secuenciales
El valor de sus
salidas
en
un
momento dado no
depende del valor de
entrada, sino que
tambin dependen
de
un
estado
anterior.
Pueden memorizar
un
bit
de
informacin,
dependiendo
el
circuito.
Tienen dos tipos de
funcionamiento
asncrono
y
sncrono es decir
que algunos trabajan
con pulso de reloj y
otros no.
b. Consulte todo lo que pueda sobre los Latch
y los Flip- Flop:
LATCH (Cerrojo): Es un dispositivo de
almacenamiento temporal de dos estados
(biestable).
Almacenan
informacin
asncrona y pueden ser directamente
LATCH SR (set- reset): Es un elemento de
memoria ms sencillo, es biestable con
estado SET y otro RESET (puesta a 1 y 0).
Adems tiene dos versiones una con entrada
activa en alto y otra con entrada activa en
bajo. Ejemplo: Cuando Q esta en alto, Q
est en bajo y lo mismo en el sentido
contrario.
LATCH D CON HABILITACIN: Solo
tiene una entrada, adems de su habilitacin.
Esta nica entrada recibe el nombre de
entrada de datos D.
FLIP- FLOPS: Son dispositivos sncronos
(cambio de estado nicamente con una
entrada de disparo denominado reloj). Los
cambios
de
salida
se
producen
sincronizadamente con el reloj. Por otra
parte estos dispositivos son sensitivos a la
transicin de pulso del reloj ms que a la
duracin. Adems son circuitos secuenciales
que funcionan como unidades de memoria
denominados multivibradores biestables
(dos estados alto y bajo) y son capaces de
memorizar un bit de informacin.
Tipos: RS, D y JK.
FLIP-FLOP RS:
El flip-flop tiene dos entradas R (reset) y S
(set). Este flip-flop tiene activas las entradas
en el nivel BAJO, lo cual se indica por los
circulitos de las entradas R y S. Los flip-flop
tienen dos salidas complementarias, que se
SENA (Servicio Nacional de Aprendizaje)
Johan Esteben Molano Borbn-jemolano2@[Link], Duvan Guauta-daguauta@[Link] julian orjuela
MELI 901512-1
II.
denominan Q y 1, la salida Q es la salida
normal y 1 = 0.
FLIP-FLOP TIPO D: Resulta muy til
cuando necesita almacenar un nico bit de
datos (1 o 0), si se aade un inversor a un
flip-flop RS obtenemos uno de tipo D
bsico.
DESARROLLO
1)
Procedemos a realizar los puntos de las guas
simulndolos realizando sus respectivas tablas de verdad y
as evidenciando el cuadro de diagramas.
1) Funcionamiento de latch SR con entrada
activa en nivel alto.
FLIP-FLOP JK: Es verstil y es uno de los
tipos de flip-flop ms utilizados, el
Informe Laboratorio
funcionamiento de este flip-flop es idntico
al de un RS en las condiciones de opresin
SET, RESET y de permanencia en estado
del NO CAMBIO.
Simulacion
Abstract In this report we show the behavior of
the flip flop and latch and its great advantages and
applications used in the world of electronics
Resumen: En este informe evidenciaremos los
comportamientos de los flip flops y latchs y sus
aplicaciones y grandes ventajas a utilizar en el
mundo de la electrnica
Tabla de verdad
[Link]
En este informe evidenciaremos el comportamiento
de los F F y los Latch por medio de simulaciones
con sus respectivas tablas de verdad y as
diseando su diagrama de tiempos los cuales se
utilizan para varios dispositivos electrnicos ya que
estos nos ayudan en de forma diferente pero
primordial como bien son los F F elementos bsicos
de memoria capaces de almacenar un numero
binario como tambien los Latch que son circuitos
biestables asncronos usados para almacenar
informacin en sistemas lgicos digitales.
Diagrama de tiempos
2) Dependiendo de esta tabla de verdad
pudimos analizar y realizar el cuadro de
diagramas como se muestra en la imagen.
SENA (Servicio Nacional de Aprendizaje)
Johan Esteben Molano Borbn-jemolano2@[Link], Duvan Guauta-daguauta@[Link] julian orjuela
MELI 901512-1
4) En el siguiente punto segn la tabla de
verdad realizamos el cuadro de
diagramas como se muestra en la imagen.
Tabla de verdad
Diagrama de tiempos
3) Funcionamiento de latch SR con entrada
activa en nivel Bajo
Cuadro de diagramas
5) Funcionamiento de latch SR con entrada
activa de validacin
Tabla de verdad
Simulacion latch sr con enrada activa de
validacion
Diagrama de tiempos
tabla de verdad
Simulacion
SENA (Servicio Nacional de Aprendizaje)
Johan Esteben Molano Borbn-jemolano2@[Link], Duvan Guauta-daguauta@[Link] julian orjuela
MELI 901512-1
Diagrama de tiempos
Tabla de verdad
6) En este punto de la guia partimos de la
tabla de verdad que nos dan para asi
realizar el cuadro de diagramas.
Cuadro de diagramas
Tabla de verdad
8) Funcionamiento de Flip-Flop SR (flanco
subida)
Cuadro de diagramas
7) Funcionamiento de latch D
Circuito flip-flop sr por flanco de subida.
Circuito simulado
SENA (Servicio Nacional de Aprendizaje)
Johan Esteben Molano Borbn-jemolano2@[Link], Duvan Guauta-daguauta@[Link] julian orjuela
MELI 901512-1
REFERENCIAS
-Procedimiento de observacion realizado en clase
Diagrama de tiempos
Tabla de verdad
ANALISIS DE RESULTADOS
Observamos que estos flip flop son componentes los cuales
nos sirven para almacenar un numero binario el cual
permanece indefinidamente en uno de sus dos estados aunque
haya desaparecido la seal de excitacin la cual provoco su
transicin al estado actual
En cuanto a los latches como bien sabemos son dispositivos
biestables asncronos que a diferencia de los flip flops no tiene
entrada de reloj y cuyo cambio en los estados de salida es
funcin del estado presente en las entradas y de los estados
previos en las salidas .
III.
CONCLUSIONES
Que los circuitos combinacionales
producen salidas inmediatamente
que despus de que sus entradas
cambian.(latches)
Que los circuitos secuenciales
requieren de la seal de reloj para
producir cambios en las salidas.(F-F)
SENA (Servicio Nacional de Aprendizaje)
Johan Esteben Molano Borbn-jemolano2@[Link], Duvan Guauta-daguauta@[Link] julian orjuela
MELI 901512-1
