1

Mdulo 8 Exper1 M8-12.doc

Conversor Dgital-Analgico (DAC):

Un conversor digital-analgico o DAC (Digital to Analogic Converter) es un circuito electrnico que procesa una
entrada digital expresada por un cdigo numrico -por lo general binario o BCD - y que entrega una salida en forma
de una tensin o corriente proporcional a dicho nmero.

Conversor D/A binario unipolar de 4 bits con red R-2R:

El circuito es el siguiente. El ncleo del mismo es una red resistiva en escalera del tipo R-2R.
Las llaves S
1
....S
4
se controlan con las entradas digitales del DAC. Un 1 (lgico) en cualquiera de las entradas hace
que la llave correspondiente se conecte a la derecha (posicin 1), contribuyendo de esta manera a la corriente I
out
.
Cada llave tiene un peso distinto, o sea que contribuye con una corriente diferente. S
1
aporta la mayor corriente por lo
tanto representa al bit ms significativo (MSB) y S
4
al bit menos significativo (LSB).
El amplificador operacional trabaja como un sumador de las diferentes corrientes, convirtiendo la corriente I
out
en una
tensin de salida proporcional. La tensin de referencia V
ref
puede ser positiva o negativa y debe ser muy estable.


















Si observamos la red de resistencias R-2R del circuito veremos que
independientemente de la posicin de las llaves S
1
...S
4
, el circuito
equivalente queda de la siguiente manera:






Si calculamos la resistencia que se ve desde cada uno de los puntos V
1
, V
2
, V
3
y V
4
hacia la derecha veremos que en
todos los casos esta es 2R . Luego tendremos que las tensiones en estos mismos puntos sern:

V
1
=V
ref
; V
2
=V
ref
/ 2 ; V
3
=V
ref
/ 4 ; V
4
=V
ref
/ 8

El circuito en s es un sumador (de corrientes o tensiones) donde las tensiones a sumar son: V
1
,V
2 ,
V
3
y V
4

Que se sumen o no, depender de la posicin de las llaves S
1
, S
2,
S
3
y S
4
.
Cada tensin aportar si la llave est cerrada- una corriente I
i
= V
i
/ 20k. La suma de las corrientes dar: I
out

V
out
= I
out
.10K = S
1
. V
1
/2R + S
2
. V
2
/2R + S
3
. V
3
/2R + S
4
. V
4
/2R = (V
ref
/20K ) . (S
1
+ S
2
/2 + S
3
/4 + S
4
/8 ) . 10k

con S
i
=0 (llave abierta) S
i
=1 (llave cerrada)

V
out
= V
ref
. ( S
1
/2 + S
2
/4 + S
3
/8 + S
4
/16 ) la resolucin es: V
ref
/16

En un DAC de n bits la resolucin ser: V
ref
/ 2
n

4
3 2 1
- V
ref
/2 - V
ref
/4 - V
ref
/8
LSB
MSB
10K
10K
10K
10K
10K
10K
20K 20K 20K 20K 20K
- V
ref

0 1 0 1
0 1 0 1
I
out






+
_
10K
10K
10K
10K
V
out

S
1 S
2
S
3 S
4
V1
V2
V3
V4
Vref
R

R

R

2R

2R

2R

2R

2R

2

S
1
S
2
S
3
S
4
Nmero Decimal I
out
V
out
= I
out
.10k
0 0 0 0 0 0 0
0 0 0 1 1 (V
ref
/20K) . 1/8 V
ref
. 1/16
0 0 1 0 2 (V
ref
/20K) . 2/8 V
ref
. 2/16
0 0 1 1 3 (V
ref
/20K) . 3/8 V
ref
. 3/16
0 1 0 0 4 (V
ref
/20K) . 4/8 V
ref
. 4/16
0 1 0 1 5 (V
ref
/20K) . 5/8 V
ref
. 5/16
0 1 1 0 6 (V
ref
/20K) . 6/8 V
ref
. 6/16
0 1 1 1 7 (V
ref
/20K) . 7/8 V
ref
. 7/16
1 0 0 0 8 (V
ref
/20K) . 8/8 V
ref
. 8/16
1 0 0 1 9 (V
ref
/20K) . 9/8 V
ref
. 9/16
1 0 1 0 10 (V
ref
/20K) . 10/8 V
ref
. 10/16
1 0 1 1 11 (V
ref
/20K) . 11/8 V
ref
. 11/16
1 1 0 0 12 (V
ref
/20K) . 12/8 V
ref
. 12/16
1 1 0 1 13 (V
ref
/20K) . 13/8 V
ref
. 13/16
1 1 1 0 14 (V
ref
/20K) . 14/8 V
ref
. 14/16
1 1 1 1 15 (V
ref
/20K) . 15/8 V
ref
. 15/16


Conversor D/A binario bipolar de 4 bits con red R-2R:

El agregado de un segundo amplificador operacional permite generar tensiones de salida positivas o negativas. La
salida ser nuevamente Vout = I
out
.R pero ahora: I
out
= I
out1
-I
out2
. Donde el valor de I
out2
depender de las llaves que
estn abiertas.





























S'
1
......S'
4
: posiciones complementarias de S
1
..S
4


V
out
= (I
out1
- I
out2
) . 10K = (V
ref
/ 20K ) . (S
1
+ S
2
/2 + S
3
/4 + S
4
/8 - S'
1
- S'
2
/2 - S'
3
/4 - S'
4
/8) . 10K

V
out
= V
ref
. (S
1
/2 + S
2
/4 + S
3
/8 + S
4
/16 - S'
1
/2 - S'
2
/4 - S'
3
/8 - S'
4
/16)

I
out2
2.I
out2

I
out2





+
_
10K
10K
10K
10K
10K
10K





+
_
10K
10K
10K
10K
V
out
= I
out.
R
LSB
MSB
10K
10K
10K
10K
10K
10K
20K 20K 20K 20K 20K
- V
ref

0 1
0 1
0 1 0 1
I
out1
S
1 S
2
S
3
S
4
- V
ref
/2 - V
ref
/4 - V
ref
/8
I
out
I
out2
V
out
= I
out2
x 10k
3

Las tensiones de fondo de escala positiva y negativa tienen el mismo valor absoluto, pero ahora la resolucin
ser: +/- V
ref
/ 8. Notar que a la salida no existe el valor cero.

S
1
S
2
S
3
S
4
NUMERO I
out1
I
out2
V
out

0 0 0 0 0 0 (V
ref
/20K) . 15/8 - V
ref
. 15/16
0 0 0 1 1 (V
ref
/20K) . 1/8 (V
ref
/20K) . 14/8 - V
ref
. 13/16
0 0 1 0 2 (V
ref
/20K) . 2/8 (V
ref
/20K) . 13/8 - V
ref
. 11/16
0 0 1 1 3 (V
ref
/20K) . 3/8 (V
ref
/20K) . 12/8 - V
ref
. 9/16
0 1 0 0 4 (V
ref
/20K) . 4/8 (V
ref
/20K) . 11/8 - V
ref
. 7/16
0 1 0 1 5 (V
ref
/20K) . 5/8 (V
ref
/20K) . 10/8 - V
ref
. 5/16
0 1 1 0 6 (V
ref
/20K) . 6/8 (V
ref
/20K) . 9/8 - V
ref
. 3/16
0 1 1 1 7 (V
ref
/20K) . 7/8 (V
ref
/20K) . 8/8 - V
ref
. 1/16
1 0 0 0 8 (V
ref
/20K) . 8/8 (V
ref
/20K) . 7/8 V
ref .
. 1/16
1 0 0 1 9 (V
ref
/20K) . 9/8 (V
ref
/20K) . 6/8 V
ref
. 3/16
1 0 1 0 10 (V
ref
/20K) . 10/8 (V
ref
/20K) . 5/8 V
ref
. 5/16
1 0 1 1 11 (V
ref
/20K) . 11/8 (V
ref
/20K) . 4/8 V
ref
. 7/16
1 1 0 0 12 (V
ref
/20K) . 12/8 (V
ref
/20K) . 3/8 V
ref
. 9/16
1 1 0 1 13 (V
ref
/20K) . 13/8 (V
ref
/20K) . 2/8 V
ref
. 11/16
1 1 1 0 14 (V
ref
/20K) . 14/8 (V
ref
/20K) . 1/8 V
ref
. 13/16
1 1 1 1 15 (V
ref
/20K) . 15/8 0 V
ref
. 15/16

La conversin del dato digital no es instantnea debido al tiempo de conmutacin de los transistores o fets que hacen
de llaves, ms el tiempo que tarda el operacional en cambiar su salida.
Se consiguen DAC de diferentes resoluciones (desde 6 bits hasta 18 bits) y velocidades (desde 25ns hasta 100s).
- DAC 0800 8 bits ; salida bipolar +/- 10V velocidad: 100ns ; precio u$s 2
- AD7248A 12 bits ; salida bipolar +/- 5V o unipolar 0 a 10V ; velocidad a MSB/2 = 5s ; precio u$s 25

Conversor Analgico Digital ADC:

Los conversores analgico-digitales, ADC (Analogic to Digital Converter) producen una salida en forma de un cdigo
numrico que puede ser binario, BCD o siete segmentos, proporcional a una tensin de entrada o a la relacin de
una tensin de entrada con una tensin de referencia.

Conversor A/D de simple rampa de integracin:

El esquema circuital del ADC de simple rampa es el siguiente:



















El principio de funcionamiento se basa en la medicin del tiempo que tarda en cargarse un capacitor a una tensin
igual a la que se quiere convertir V
IN
. Este tiempo ser proporcional a V
IN
.
Para esto, mediante la seal START, se habilitan simultneamente una fuente de corriente constante interna (que
cargar linealmente al capacitor, produciendo una rampa) y a travs de una NAND- un contador que cuenta pulsos
de un oscilador interno. Cuando la tensin en el capacitor iguale a V
IN
, un comparador resetear la salida de un f-f D
que anula la entrada de pulsos al contador y a su vez guarda el contenido del mismo en un registro D.
V
IN
4
Luego el nmero de pulsos contados ser proporcional a V
IN
.
Al final de la conversin el circuito descarga el capacitor y resetea al contador, quedando listo para otra conversin.
Se supone que la tensin V
IN
no cambia durante el tiempo de conversin. Este conversor es simple pero no utilizado
en aplicaciones donde se requiere precisin ya que presenta problemas de estabilidad y precisin en el capacitor, el
comparador y el oscilador. Los mismos se solucionan con el ADC Wilkinson de doble rampa.

Conversor A/D Wilkinson o de Doble Rampa:

Su funcionamiento se basa en la medicin del tiempo de descarga de un capacitor, que fue cargado en tiempo fijo.





















Un ciclo de conversin de este circuito est formado por dos tiempos t
1
y t
2
:

- t
1
: es fijo y determinado por diseo. En este intervalo el integrador recibe la tensin de entrada V
IN

Dependiendo de sta tensin la salida del integrador V
int
alcanzar cierto valor positivo (V
int a
V
int b
) al final de t
1


- t
2
: durante este tiempo se conecta V
REF
al integrador, con lo que el capacitor se descargar a una corriente
constante: I = V
REF
/ R . O sea que se generar una rampa de pendiente negativa de pendiente fija. Cuando
esta rampa alcanza 0v, el comparador cambia de estado y la lgica de control detiene la cuenta del tiempo t
2
.

Los tiempos t
1
y t
2
son ledos por el contador como un nmero dado de ciclos del reloj.

Dado que el capacitor comienza y termina un ciclo de conversin sin carga, se cumple que:

(V
IN
/ R) . t
1
= (V
REF
/ R) . t
2
V
IN
= V
REF
. ( t
2
/ t
1
)

La tensin de entrada ser entonces - para una V
REF
y un t
1
dados - proporcional a la cuenta que realiz el contador
en el tiempo t
2

Los ADC de doble rampa son muy usados en multmetros digitales de precisin, tanto como en mdulos
conversores de 10 a 18 bits de resolucin.

ADC de doble rampa comerciales:
- ICL 7109CPL : salida12 bits ; V
IN
=+/-4V @V
+/-
=+/-5V ; T
conversin

mx
= 33ms ; precio u$s 13
- ICL7107CPL : salida 3 dgitos (7 segmentos) ; V
IN
=+/-2V @V
+/-
=+/-5V ; T
conversin

mx
=100ms ; precio u$s 4

Ventajas del conversor doble rampa:
- Ofrecen buena precisin y gran estabilidad a bajo precio.
- Los componentes R y C no son crticos (slo necesitan permanecer constantes durante un ciclo de conversin)
- Lo mismo puede decirse de la estabilidad de la frecuencia del reloj.
- Posee un inherente rechazo de ruido para seales sincronizadas con t
1
(por ejemplo si este tiempo se elige de
20ms o algn mltiplo, el conversor presentar un alto rechazo a los ruidos de 50hz).
- Puede trabajar como medidor de relacin de dos tensiones ( t
2
es proporcional a V
IN
/V
REF
).
Desventajas:
- Tiempos de conversin lentos, del orden de los milisegundos.
t
V
int
t
1

(fijo)
t
2a

t
2b

V
int b

V
int a

(V
IN
/R) . t
1
= (V
REF
/ R) . t
2


V
IN
= V
REF
. (t
2
/ t
1
)

C
+
_
V
IN
< 0
V
REF
+
_
R
V
int

Lgica de
Control
contador Reloj
5
Conversor A/D (ADC) de aproximaciones sucesivas:

Este ADC se basa en la sucesiva comparacin de la tensin a convertir V
IN
con tensiones prefijadas. Las mismas
irn cambiando el valor de comparacin, dependiendo del resultado de la comparacin precedente.

Supongamos que nuestro ADC nos puede dar una salida mxima digital equivalente a 16V, nuestra entrada por lo
tanto no podr ser mayor a esta tensin La primera comparacin es entre V
IN
y la mitad de escala, o sea 16/2V.
Como resultado tenemos dos posibilidades:

a) V
IN
> 16/2V sabemos entonces que V
IN
es mayor (o igual) a 8V y esto se guarda digitalmente poniendo un 1 en el
bit mas significativo. El paso siguiente ser comparar V
IN
con (16/2 +16/4)

b) V
IN
< 16/2V entonces el paso siguiente ser comparar con V
IN
con (16/2 16/4); pero sabemos que V
IN
es menor
a 8V lo cual tambin se almacenar digitalmente.

As continuamos sucesivamente con las dems comparaciones El nmero de comparaciones que lleva una
conversin completa es igual al nmero de dgitos de nuestro conversor. Ejemplo de conversin de una tensin
analgica de 9.5 voltios en un ADC de 4 bits de aproximaciones sucesivas con una V
REF
de 16 voltios (el valor de
V
REF
nos da el valor mximo de V
IN
que podemos convertir).



















La conversin comienza comparando V
IN
=9.5V con V
REF
/ 2 = 8V (1000)

V
IN
> V
REF
/2 confirmo el 1 puesto del MSB => bit1 = 1

Como V
IN
> V
REF
/2 entonces ahora comparo V
IN
con (V
REF
/ 2 + V
REF
/ 4) = 12V (1100) .

Ahora V
IN
< 12V no confirmo el bit puesto y pongo un 0 en su lugar => bit2 = 0

Por el resultado de esta comparacin debo comparar V
IN
con (V
REF
/ 2 + V
REF
/ 8) = 10V (1010)

V
IN
< 10V no confirmo el bit puesto y pongo un 0 en su lugar => bit3 = 0

Por ltimo comparo V
IN
con (V
REF
/ 2 + V
REF
/ 16) = 9V (1001).

V
IN
> 9V al ser mayor confirmo el bit puesto => bit4 = 1 (LSB).

Luego el resultado ser: 1001


Si la entrada es V
IN
=V
REF
la salida ser la mxima posible : 2
n
-1 ; si n = 4 bits 1111
2
= 15
10


Por lo tanto para una conversin dada, el valor analgico correspondiente ser:


Lectura digital x V
REF
/ 2
n
-1 y Resolucin: V
REF
/ 2
n
-1
V
IN

bit 1 bit 2 bit 3 bit 4
1 0 0 1
9.5V
16V


12
12
8


4

MSB LSB
6
Ej. : si la conversin da 1001 y V
REF
=16V => la salida corresponde a:

9 .16V/15 = 9,6V


La misma salida: 1001 con V
REF
= 12V => la salida corresponde a:

9 .12V/15V = 7,2V


Conversor de Aproximaciones Sucesivas de 4 bits:





























El diseo de un conversor A/D de aproximaciones sucesivas puede realizarse de muchas maneras. En el esquema
propuesto aqu, se utiliza una ROM de 32 direcciones de 4 bits y un cudruple flip-flop D para realizar el registro de
aproximaciones sucesivas.
El funcionamiento de este circuito comienza con un pulso CLEAR que pone a cero las salidas del f-f D,
independientemente del estado de sus entradas. La salida del DAC ser 0 y el mismo valor entregar el comparador.
La entrada a la ROM ser entonces 00000. En ese lugar de memoria el dato grabado ser 1000 (mitad de escala) y
ser capturado en la salida del f-f D despus del primer pulso de CLOCK. Al ingresar este cdigo al DAC, ste dar
en su salida la mitad del rango. El comparador, entregar un 0 o un 1 de acuerdo a V
IN
. Luego la entrada siguiente
a la ROM ser 01000 11000. En el primer caso el dato grabado ser 1100 (se confirma el 1 del MSB y, se propone
un 1 en el siguiente bit); en el segundo caso ser 0100 (el MSB es cero y se propone un 1 en el siguiente). Ese dato
ser transferido a la salida del f-f D al cabo del segundo pulso de CLOCK. La secuencia contina hasta completar el
quinto pulso del CLOCK, despus del cual se confirmar o no el LSB.
La gran ventaja con respecto a los anteriores es la velocidad de conversin, es mucho mas rpido. Como
desventaja tiene que los spikes (ruidos) a la entrada pueden ser dar una muy mala conversin y adems suelen tener
alinealidades. Se los usa ampliamente en sistemas con microprocesadores.

Conversores de Aproximaciones Sucesivas comerciales:
- ADC0800 8bits de salida ; V
IN
=0 a +/-5V 0 a 10V ; tiempo de conversin T
C
=50s ; precio u$s 25
- AD574A 12 bits ; V
IN
=0 a +/-5V 0 a +/-10V ; T
C
=25s ; u$s 35



Clear
+
_
R
COMP.
+
_
Memoria
ROM
5 x 4
cudruple
flip-flop D
(Latch)
DAC
de
4 BITS
MSB
LSB VREF
Iout
V
IN
Clock
Voltaje a convertir
7
Conversor A/D flash:

Se lo conoce tambin como conversor paralelo. Se utiliza cuando se requieren altas velocidades de conversin,
como en aplicaciones de video, radar y osciloscopios digitales.
Funciona comparando simultneamente la tensin analgica de entrada, con todos los niveles determinados por el
divisor resistivo de entrada.
A continuacin hay un priority encoder que se encarga de dar la salida digital correspondiente al mayor comparador
activado.

Para un conversor de n bits se necesitan 2
n
-1 comparadores ; Resolucin: Vref / 2
n
-1

Son los ms rpidos y tambin los ms caros. Pueden procesar seales superiores a 100Mhz.
Se encuentran disponibles versiones comerciales de hasta 10 bits (1023 comparadores).





























Conversor A/D flash comercial:
El HI3026JCQ, de 8 bits que puede procesar hasta 120millones de muestras por segundo (MSPS),
precio: u$s25. Mientras que el TLC0820ACN de 8 bits y 392 KSPS , cuesta: u$s4.5
74F148
V
IN
V
REF
R/2
R
R
R
R
R
R
R/2
Lgica de
decodificacin Salida
Digital