CAPITULO

Manej O de sistemas: efectos de Rs Y RL

RS/RL

10.1 INLRODUCCION
En aos recientes la introduccin de una amplia variedad de redes y sistemas integrados y encapsulados ha generado un inters creciente en el manejo de sistemas para diseo y anlisis. Fundamentalmente, este manejo se concentra en las caractersticas a nivel terminal de un encapsulado y trata a cada una de stas como un bloque de construccin en la formacin de un circuito total. El contenido de este captulo es un primer paso para desarrollar alguna familiaridad con este manejo. Las tcnicas introducidas se utilizarn en los captulos restantes y se ampliarn cuando surja la necesidad. La tendencia hacia los sistemas es bastante comprensible cuando se consideran los enormes avances en el diseo y fabricacin de los circuitos integrados (CI). Los pequeos encapsulados de CI contienen diseos estables, confiables, autoverificables y sofisticados que podran ser bastante voluminosos si se construyeran con componentes discretos (individuales). El manejo de sistemas no es difcil de aplicar una vez que las definiciones bsicas de los diversos parmetros se entiendan correctamente y que se demuestre claramente la manera en la cual se utilizan. En las siguientes secciones desarrollaremos el manejo de sistemas de una manera deliberadamente lenta, la cual incluir numerosos ejemplos para resaltar cada punto sobresaliente. Si el contenido de este captulo se comprende de manera clara y correcta, se habr realizado un primer paso en el entendimiento del anlisis de sistemas.

10.2 SISTEMAS DE DOS PUERTOS

La discusin siguiente se puede aplicar a cualquier sistema de dos puertos, no solamente a los que contenen BIT y FET, aunque en este captulo se ponga nfasis en estos dispositivos activos. El nfasis dado en captulos anteriores a la determinacin de los parmetros de dos puertos para diversas configuraciones ser bastante til en el anlisis por seguir. De hecho, muchos de los resultados obtenidos en los ltimos dos captulos se utilizarn en el anlisis que se ver a continuacin. En la figura 10.1 se han identificado los parmetros importantes de un sistema de dos puertos. Obsrvese, en particular, la ausencia de una carga y de una resistencia de fuente. El impacto de estos importantes elementos se considera con detalle en una seccin posterior. Por el momento reconozcamos que los niveles de impedancia y las ganancias de la figura 10.1 se determinan para condiciones de ausencia de carga (ausencia de RL) y ausencia de una resistencia de fuente (Rs)' Si hacemos un "enfoque Thvenin" en las terminales de salida encontramos (con Vi fijo a cero) que

--..
t,

/0 ~ ---o

+ ~
Z

~+

v,

z;
Vo

Thvenin
Figura 10.1 Sistema de dos puertos. (10.1)

434

ETh es el voltaje de circuito abierto entre las terminales de salida identificadas como Vo' Sin embargo, V A =_0_ VNL V.
1

de manera que

(10.2)

Advirtase el empleo de la notacin adicional de subndice NL para identificar una ganancia de voltaje sin carga. Al sustituir el circuito equivalente de Thvenin entre las terminales de salida se obtendr la configuracin de salida de la figura 10.2. Para el circuito de entrada los parmetros V e I se relacionan mediante Z = R, permitiendo el uso de R para representar el circuito de entrada. Puesto que nuestro inters actual se centra en los amplificadores BJT y FET, tanto Zo como Z pueden representarse por medio de elementos resistivos.

+
Figura 10.2 Sustitucin de elementos internos para el sistema de dos puertos de la figura lO.!.

Antes de proseguir verifiquemos los resultados de la figura 10.2 mediante el clculo de Zo y AVNL de la manera usual. Para encontrar Zo' se fija V a cero, resultando que AVNl V = O, permitiendo un corto circuito equivalente para la fuente. El resultado es una impedancia de salida igual a Ro' como se defini originalmente. La ausencia de una carga provoca como resultado que lo = O, Y la cada de voltaje a travs de la impedancia Ro ser de O V. El voltaje de salida del circuito abierto ser por lo tanto AVNl Vi' como deber ser. Antes de examinar un ejemplo, tmese nota del hecho de que A no aparece en el modelo de dos puertos de la figura 10.2 y de que rara vez forma parte del anlisis del sistema de dos puertos de dispositivos activos. Esto no significa que la cantidad se calcule en raras ocasiones, sino que se calcula con mayor frecuencia a partir de la expresin A = -Av(ZRJ, donde RL es la carga definida para el anlisis de inters. Para la red de transistor de polarizacin fija de la figura 10.3 (ejemplo 8.1), dibuje el equivalente de dos puertos de la figura 10.2.

EJEMPLO

10.1

,-------...--<:>

12 V

470Hl
I .... V o---)I----+-----t 10~F

....
Z

Figura

10.3 Ejemplo 10.1.

10.2

Sistemas de dos puertos

435

Solucin
Del ejemplo &.1,
Z = 1.071 k.Q

z, = 3 k.Q
A VNL =-280.11 Empleando la informacin anterior, se puede dibujar el equivalente de dos puertos de la figura 10.4. Ntese, en particular, el signo negativo asociado a la fuente de voltaje controlada, revelando una polaridad opuesta para la fuente controlada que se indica en la figura. Tambin se revela un desfasarniento de 1800 entre los voltajes de entrada y salida.

+
V

+
R l.07W Figura 10.4 Equivalente de dos puertos para los parmetros especificados en el ejemplo 10.1.

En el ejemplo 10.1 se incluye Re = 3 k.Q en la definicin de la ganancia de voltaje sin carga. Aunque ste no sea el caso (Re podra definirse como el resistor de carga en el captulo 8), en el anlisis de este captulo se supondr que todos los resistores de polarizacin forman parte de la ganancia sin carga y que un sistema con carga requiere de una carga adicional RL conectada a las terminales de salida. Un segundo formato para la figura 10.2, particularmente popular con amp-op (amplificadores operacionales), aparece en la figura 10.5. El nico cambio es la apariencia general del modelo.

-..
t,

lo .....

..... va
Zo

Figura 10.5 Notacin para el amplificador operacional (amp-op).

10.3 EFECTO DE UNA IMPEDANCIA DE CARGA (RL)

En .esta seccin se investiga el efecto de una carga aplicada utilizando el modelo de dos puertos de la figura 10.2. El modelo puede aplicarse a cualquier amplificador controlado por voltaje o corriente. Como se defini con anterioridad, Aves la ganancia del sistema NL sin una carga aplicada. R y Ro son las impedancias de entrada y salida del amplificador, como se definen por medio de la configuracin. Idealmente, todos los parmetros del modelo se mantienen inalterables a causa del cambio de las resistencias de carga o de

436

Captulo 10 Manejo de sistemas: efectos de Rs y RL

fuente (como normalmente se encuentra para los amp-op que se describirn en el captulo 14). Sin embargo, para algunas configuraciones de amplificador a transistor R puede ser bastante sensible a la carga aplicada, mientras que para otras, Ro puede ser sensible a la resistencia de fuente. En cualquier caso, una vez que Av .R Y Ro se definen para una configuracin particular, se pueden emplear las ecua~ones que sern deducidas a continuacin. Aplicando una carga al sistema de dos puertos de la figura 10.2 se obtiene la configuracin de la figura 10.6. Al aplicar la regla del divisor de voltaje al circuito de salida da por resultado

(10.3)

+
Vi AUm.V,

o----t~~:_::f=-~==;;::::=:T_-~--o Figura

10.6 Aplicacin de una carga al

sistema de dos puertos de la figura 10.2.

Puesto que el cociente R L /(R L + Ro) es siempre menor que 1:

La ganancia de voltaje con carga de un amplificador es siempre menor que el nivel correspondiente sin carga.

Advirtase tambin que la frmula para la ganancia de voltaje no incluye la impedancia de entrada o la ganancia de corriente. Aunque el nivel de R puede cambiar con la configuracin, el voltaje aplicado y la corriente de entrada siempre estarn relacionadas mediante J.=-'- =-I

V Z

V R

(10.4)

Al definir la corriente de salida como la corriente a travs de la carga nos da como resultado (10.5) con el signo menos presente, debido a la direccin definida para 10 en la figura 10.6. La ganancia de corriente se determina entonces por medio de

(10.6) para la situacin con carga. Por lo tanto, en general, la ganancia de corriente puede obtenerse de la ganancia de voltaje y los parrnetros de impedancia Zi y RL El siguiente ejemplo demostrar la utilidad y validez de las ecuaciones (10.3) a (10.6).
10.3 Efecto de una impedancia de carga (RJ

437

EJEMPLO 10.2

En la figura 10.7 se ha aplicado una carga al amplificador a transistor de polarizacin fija del ejemplo 10.1 (figura 10.3). (a) Determine las ganancias de voltaje y corriente haciendo uso del manejo de sistemas de dos puertos definido por el modelo de la figura 10.4. (b) Determine las ganancias de voltaje y corriente empleando el modelo re y compare los resultados.

12V

lo

+
RE..

2.2kQ

v,

Vi "::"

Figura 10.7 Ejemplo 10.2.

Solucin (a) Recuerde, del ejemplo 10.1, que Z = 1.071 kQ. Z" = 3 kQ. AVNL = -280.11 La aplicacin de la ecuacin (10.3) nos conduce a que (con re= 10.71 Qy [3= 100)

2.2 kQ. (-280.11) 2.2 kQ. + 3 kQ.

= (0.423) (-280.11)
I ,

=-118.5
Para la ganancia de corriente, k=-A ,
v -' R

Z
L

En este caso, Z no se ve afectada por la carga aplicada y 1.071 kQ. A=-(-118.51) 2.2 kQ. =57.69,

(b) Al sustituir el modelo re se obtendr como resultado la red de la figura 10.8. Ntese en particular que la carga aplicada se encuentra en paralelo con el resistor de colector Re' lo cual define una resistencia neta en paralelo de

El voltaje de salida

438

Captulo 10 Manejo de sistemas: efectos de Rs y RE..

+
Vi

Figura

10.8 Sustitucin

del modelo re en la red equivalente

de ea de la figura 10.7.

con

=-f3-' f3 R' L o re

v.

de modo que Al sustituir valores llegamos a 1.269 kQ Av= - 10.71 Q como se obtuvo anteriormente. divisor de corriente.

(10.7)

=-118.5

Para la ganancia de corriente, por medio de la regla del

I
b

(470 kQ)/ = 0.9977/,.= 1" 470 kQ + 1.071 kQ

lo = _3_kQ_(_f3/~.b)_ 3 kQ +2.2 kQ = 0.5769 f3lb

de manera que

lo 0.5769 k=-=-----= '/ I

f3h

0.5769 f31
I

= 0.5769(100) como se obtuvo empleando la ecuacin (10.6).

= 57.69

En el ejemplo 10.2 se mostraron dos tcnicas para resolver el mismo problema. Aunque cualquier red puede resolverse utilizando la aproximacin del modelo re' la ventaja del manejo de sistemas es que, una vez que los parmetros de dos puertos de un sistema se conocen, el efecto causado al modificar la carga puede determinarse en forma directa de la ecuacin (10.3). No es necesario volver al modelo equivalente de ea y analizar la red completa. Las ventajas del manejo de sistemas son semejantes a las asociadas a la aplicacin del teorema de Thvenin. Permiten que nos concentremos en los efectos de la carga sin tener que reexaminar la red entera. Por supuesto, si la red de la figura 10.7 se presentara para un anlisis sin los parmetros en ausencia de carga, sera un dilema saber cul enfoque producira los resultados deseados de la manera ms directa y eficiente. Sin embargo, tngase en 'consideracin que el enfoque del "paquete" es la tendencia a seguir. Cuando se adquiere un "sistema" se proporcionan los parmetros de dos puertos y. con cualquier tendencia, el usuario debe estar enterado de cmo hacer uso de los datos dados.
10.3

Efecto de una impedancia de carga (RL)

439

La recta de carga de ca
Para un sistema como el que aparece en la figura 1O.9a, se dibuja la recta de carga de cd sobre las caractersticas de salida, como se muestra en la figura 1O.9b. La resistencia de carga no contribuye a la recta de carga de cd, ya que se le aisl de la red de polarizacin mediante el capacitor de acoplamiento (CC>. Para el anlisis de ea, los capacitores de acoplamiento se reemplazan por un corto circuito equivalente que colocar los resistores de carga y colector en un arreglo en paralelo definido por

R'L = RcllRL

El efecto sobre la lnea de carga se muestra en la figura lO.9b con los niveles para (ieterrninar las nuevas intersecciones de los ejes. Ntese la particular importancia de que las rectas de carga de cd y ca pasen a travs del mismo punto Q, condicin que debe satisfacerse para asegurar una solucin comn para la red bajo condiciones de cd y/o ea. Para la situacin con ausencia de carga, la aplicacin de una seal sinusoidal relativamente pequea a la base del transistor podra ocasionar que la corriente de base flucte de un' nivel de IB2 a IB4, como se ilustra en la figura 1O.9b. El voltaje de salida resultante vce presentara entonces la fluctuacin que aparece en la misma figura. La aplicacin de la misma seal en el caso de una situacin con carga resultara en la misma fluctuacin sobre el nivel lB' como se observa en la figura 1O.9b. Sin embargo, el resultado de la pendiente creciente de la recta de carga de ea es una pequea fluctuacin

/'"

Recta de carga de ea

__

--

lB 3

(a)

o i---VCEQ+ .}+: -->+!::--+-L~=-+I -:.:

I : I I I I : I I I I I I : I I I I I I I

ICQ R'

VCC

:--VCEQ+ICQR'

}:

:
I I I I I I I

(b)

440

Captulo 10

Manejo de sistemas: efectos de Rs y RL

en el voltaje de salida (v ce) y una cada en la ganancia del sistema, como se demostr en el anlisis numrico precedente. Debera parecer obvio, de la interseccin de la recta de carga de ea con el eje vertical, que cuanto menor sea el nivel de R'v ms pronunciada ser la pendiente y menor ser la ganancia de voltajede ea. Puesto que R'v es menor para niveles reducidos de Ru debera ser bastante claro que: Para un diseo particular, cuanto menor sea el nivel de Rb menor ser el nivel de la ganancia de voltaje de ea.

10.4 EFECTO DE LA IMPEDANCIA DE LA FUENTE (Rg)

Nuestra atencin se enfocar ahora al extremo de entrada del sistema de dos puertos y al efecto de una resistencia interna de fuente sobre la ganancia del amplificador. En la figura 10.10 se ha aplicado una fuente con una resistencia interna al sistema de dos puertos bsico. Las definiciones de Z y AYNl son tales que: Los parmetros Z y AYNlde un sistema de dos puertos no se ven afectados por la resistencia interna de lafuente aplicada.

+
Vs

Rs

Figura 10.10 Adicin de los efectos de la resistencia de fuente Rr

Sin embargo: La impedancia de salida puede ser afectada por la magnitud de Rs(Consltese la ecuacin (8.8) para el modelo equivalente hbrido completo). La fraccin de la seal aplicada que llega a las terminales de entrada del amplificador de la figura 10.10 se determina por medio de la regla del divisor de voltaje. Es decir.

(10.8)

La ecuacin (10.8) muestra claramente que cuanto mayor sea la magnitud de Rs' menor ser el voltaje en las terminales de entrada del amplificador. Por lo tant-o, en general: Para un amplificador particular, cuanto ms grande sea la resistencia interna de una fuente de seal, menor ser la ganancia total del sistema. Para el sistema de dos puertos de la figura 10.10,

de manera que

A =-=--'-A Vs VS R+ RS t

Vo

Y?'l

(10.9)

10.4 Efecto de la impedancia de la fuente (Rs)

441

El resultado sostiene claramente la anterior proposicin considerando la reduccin en la ganancia con el incremento en R; Haciendo uso de la ecuacin (10.9), si R, = O Q (fuente de voltaje ideal), Av , = Av NL ,el cual es el mximo valor posible. La corriente de entrada tambin se altera por la presencia de una resistencia de fuente como sigue: (10.10)

EJEMPLO

10.3

En la figura 10.11, se aplica una fuente con una resistencia interna al amplificador a transistor de polarizacin fija del ejemplo 10.1 (figura 10.4). (a) Determine la ganancia de voltaje Avs= VjVs' Qu porcentaje de la seal aplicada aparece en las terminales de entrada del amplificador? (b) Determine la ganancia de voltaje Avs = VjV:, empleando el modelo re'

Figura

10.11 Ejemplo 10.3.

Solucin (a) El equivalente de dos puertos para la red aparece en la figura 10.12.

o.s sn

+
Figura 10.12 Sustitucin de la red equivalente de dos puertos para el amplificador de transistor de polarizacin fija de la figura 10.11.

Ecuacin (10.9):

A
V

. Vo R 1.071 kQ = = -A = -----Vs R + s, VNL 1.071 kQ + 0.5 kQ

= (0.6817)(-280.11)

(-280.11)

=-190.96 Ecuacin (10.8):

Rys v.= --'----'-I

R + R,

(1.071 kQ)Vs -----~1.071 kQ + 0.5 kQ

= 0.6817Vs

o 68.2% de la seal disponible alcanza el amplificador y un 31.8% se pierde al cruzar la resistencia interna de la fuente.

442

Captulo 10

Manejo de sistemas: efectos de Rs y RL

(b) La sustitucin del modelo re resultar en el circuito equivalente de la figura 10.13. Al resolver para Vo se obtiene

con

= Vo = -100 ( A
V

1.571 ill

Vs 1.571 ill

)3 ill

de modo que

=~
s

Vs

= _ (100)(3 ill) 1.57 ill

= -190.96 como en el caso anterior.

~
I

R,
500

Figura 10.13 Sustitucin figura 10.1 1.

del circuito equivalente

r, para el amplificador

de transistor de polarizacin

fija de la

A lo largo del anlisis anterior, ntese que Rs no se incluy en la definicin de Z para el sistema de dos puertos. Por supuesto, la resistencia que "ve" la fuente es ahora Rs + Z, pero Rspermanece como una cantidad asociada solamente con la fuente aplicada. Obsrvese de nuevo en el ejemplo 10.3 que se obtuvieron los mismos resultados con el manejo de sistemas y utilizando el modelo re. Ciertamente, si se encuentran disponibles los parmetros del sistema de dos puertos, deberan aplicarse. Si no, la aproximacin a la solucin es simplemente un asunto de preferencia personal.

10.5 EFECTO COMBINADO DE Rs y RL

Los efectos de Rs y RL se han demostrado hasta ahora desde un punto de vista individual. La siguiente pregunta que surge de modo natural es cmo la presencia de ambos factores en la misma red afectarn la ganancia total. En la figura 10.14 se aplican una fuente con una resistencia interna Rs y una carga RL a un sistema de dos puertos cuyos parmetros Z , A"NL Y Zo se han especificado. Por el momento, supongamos que Z y Z no son alteradas por RL y s, ' respectivamente.

~ +
Vs

t,
Rs

~ +
v

lo

Ro RL

+
Vo

'\,

Figura

10.14 Evaluacin

de los efectos de Rs y RL sobre la ganancia de un amplificador.

10.5 Efecto combinado de

s, y RL

443

En el extremo de entrada. encontramos Ecuacin (10.8):

o
y en el extremo de salidas,

(10.11)

(10.12)

Para la ganancia total Av s =VjVs' pueden realizarse los siguientes pasos matemticos:. A =-= v, Vs

v,

--

Vo Vi

Vi Vs

(10.13)

yal sustituir las ecuaciones (10.11) y (10.12) resultar en

y
(10.14) Puesto que I = VIR;, como antes, (10.15) o empleando I, = V/(Rs + Ri), (10.16) Sin embargo, I I, de modo que las ecuaciones 10.15 y 10.16 generarn el mismo resultado. La ecuacin (10.14) revela la manera clara que tanto la fuente como la resistencia de carga reducirn la ganancia total del sistema. De hecho: Cuanto mayor sea la resistencia de fuente y/o ms pequea la resistencia de carga, menor ser la ganancia total de un amplificador. Los dos factores de reduccin de la ecuacin (10.14) conforman un producto que tiene que ser cuidadosamente considerado en cualquier procedimiento de diseo. No es suficiente asegurar que Rs sea relativamente pequeo si el impacto de la magnitud de RL se ignora. Por ejemplo, en la ecuacin (10.14), si el primer factor es 0.9 y el segundo factor es 0.2, el producto de los dos resultados es un factor de reduccin total igual a (0.9) (0.2) 0.18, lo cual se encuentra muy cerca del factor ms pequeo. El efecto del excelente nivel de 0.9 se elimina por completo por el segundo multiplicador mucho ms pequeo. Si ambos fueran factores con un nivel de 0.9, el resultado neto sera de (0.9) (0.9) = 0.81, lo que es todava bastante alto. Aun si el primero fuese 0.9 y el segundo 0.7, el resultado neto de 0.63 seguira siendo respetable. Por tanto, en general, para una buena ganancia total el efecto de ambas, R, Y Ru debe evaluarse en forma individual y adems, como un producto.

444

Captulo 10

Manejo de sstemase efectos de Rs y R L

_____________________________________________________________________
Para el amplificador determine: de etapa simple de la figura 10.15, con RL

RSIRL EJEMPLO 10.4

= 4.7 kil YRs = 0.3 kil,

(a) Av, (b) Av = VolV. (c) A. Los parmetros de dos puertos para la configuracin de polarizacin fija son Z = 1.071 ill, = 3 ill, YAIINL = -280.11.

z;

Figura 10.15 Ejemplo lOA.

Solucin (a) Ec.

(10.14): A
v,

= Vo =
Vs
=

R RL A R + R, RL + R; (

VNL

1.071 k!l )( 4.7 k!l ) 1.071 k!l + 0.3 k!l 4.7 k!l + 3 k!l (-280.11)

= (0.7812)(0.6104)(-280.11)
= (0.4768)(-280.11) = -133.57

(b) A = Vo = RLA v y. RL +

VNL

= (4.7 k!l)(-280.11)

R;

4.7 k!l

+ 3 k!l

= (0.6104)(-280.11) (e) A- = -A ~
v

= -170.98
1.071 k!l) 4.7 k!l

-(-170.98)(

RL

= 38.96 o

A"

-A
v,

Rs

+ R = -(-133.57)(
RL

1.071 k!l + 0.3 k!l) 4.7 k!l

= 38.96 como result con anterioridad.

10.6 REDES DE EMISOR COMUN

La configuracin de polarizacin fija se ha empleado a 10 largo del anlisis de las secciones precedentes de este captulo para mostrar con claridad los efectos de R, Y RL En esta seccin se examinan diversas configuraciones de emisor comn con una carga y una resistencia de fuente. No se realizar un anlisis detallado para cada configuracin debido a que siguen una trayectoria similar a la que se demostr en las ltimas secciones.

10.6 Redes de emisor comn

445

Polarizacin fija
Para la configuracin de polarizacin fija que se examin con detalle en las secciones recientes, el modelo del sistema con una carga y resistencia de fuente aparecer como se ilustra en la figura 10.16. En general, V= o

Rs

~
Z

+
V

v;

Figura 10.16 Configuracin polarizacin fija con R, Y R.

de

Al sustituir la ecuacin (8.4), AVNL

= -Re/re

Y R

= Re

V _ RL(-Re/re)V 0RL + Re

pero
11 y

(l0.17)

Si el modelo re se sustituyera por el transistor en la configuracin de polarizacin fija, se obtendra la red de la figura 10.17, mostrando con claridad que Re Y RL se encuentran en paralelo.
11

Figura 10.17 Configuracin de polarizacin fija con la sustitucin del modelo re'

Para la ganancia de voltaje Avs de la figura 10.16, ZVs V-= _:..-:':.I Z+Rs ~= Vs
Z

Z+Rs

con

446

Captulo 10

Manejo de sistemas: efectos de Rs y RL

de modo que Puesto que la carga se conecta a la terminal de colector de la configuracin comn,

(10.18) de emisor

(10.19)

(10.20)

como se obtuvo anteriormente.

Polarizacin por divisor de voltaje

Para la configuracin de polarizacin por divisor de voltaje con carga de la figura 10.18, la carga se conecta de nuevo a la terminal de colector y Z permanece (10.21)

y para la impedancia de salida del sistema

(10.22)

+
v,

[~-I
1\,

1,

-Z

--1"

+
RL v"

z"

Figura

10.18 Configuracin

de polarizacin

por divisor de voltaje con R, Y R

L'

En el modelo de pequea seal de ea Re Y RL se hallarn otra vez en paralelo

(10.23)

con

(10.24)

Polarizacin de emisor comn sin derivacin

Para la configuracin de polarizacin de emisor comn sin derivacin de la figura 10.19, Z se mantiene independiente de la carga aplicada y (10.25)
10.6

Redes de emisor comn

44-7

+
V.

---..
Z

-..-..lo Zo de emisor comn sin derivacin con Rs y RL.

+
RL
VD

Figura 10.19 Configuracin

Para la impedancia de salida, (10.26) Para la ganancia de voltaje, la resistencia Re quedar de nueva cuenta en paralelo con RL Y A =-= v Vi
Vo

(10.27)

con

(10.28)

(10.29)

pero tngase en consideracin que I = Is =Vs/(Rs + Z) =VlZ.

Retroalimentacin

de colector

Para mantener nuestra conexin de la carga con la terminal de colector, la siguiente configuracin por examinarse es la configuracin con retroalimentacin de colector de la figura 10.20. En el modelo de pequea seal de ea del sistema quedarn otra vez en paralelo Re YRL Y

+ +

v.

---.. z,

Figura 10.20 Configuracin

con retroalimentacin

de colector con Rs y RL"

448

Captulo 10

Manejo de sistemas: efectos de Rs y RL

(10.30)

con

(10.31)

La impedancia de salida (10.32)

(10.33)

El hecho de que Av [ecuacin (10.30)] sea una funcin de RL alterar el nivel de Z del valor con ausencia de carga. Por lo tanto, si el modelo sin carga se encuentra disponible, el nivel de Z debe modificarse como se demostrar en el ejemplo siguiente.

El amplificador con retroalimentacin. de colector de la figura 10.21 tiene los siguientes parmetros del sistema sin carga: AVNL = -238.94, Z = RJI RF = 2.66 k.O, Y Z = 0.553 k.O, con re = 11.3 O Y f3 = 200. Haciendo uso del manejo de sistemas, determine: (a) Ay. (b) Ays'
(c)A.
9V

EJEMPLO 10.5

+
Vs

Figura 10.21 Ejemplo 10.5.

Solucin (a) Para el sistema de dos puertos: RcllRL A =---=------v

re

2.7 k.01I3.3 kQ 11.3 O

--

1.485 kO 11.3 O R =-131.42 180k.O 131.42

Y Z = f3rell

IAFvl = (200)(11.30)11

. = 2.26 k.01l1.37 kO

=0.853 kQ
10.6 Redes de emisor comn

449

RS/RL
El manejo controlado puertos se la seccin del sistema resultar en la configuracin de la figura 10.22 con el valor de Z por RL y la ganancia de voltaje. Ahora la ecuacin de la ganancia de do puede aplicar (con leve diferencia en Av debida a la aproximacin f3lh ~ IR en F 8.7):

A
v

RAvNL RL+Ro

(3.3 kD.)(-238.94) 3.3kD.+2.66kD.

-132.3

1,

2.66kO

+r~
v,
Figura 10.22 El circuito equivalente de ea para la red de la figura 10.21.

1"

'\1

(b) A

v, -

+R

A =
S

0.853kD. (-132.3) 0.853 k!1 + 0.6 k!1 (0.853 kD.) 3.3 kD.
=

-77.67 ~ Av R _ _ _
L (

_ _
(e) A -

132.3)

(132.3)(0.853 k!1) 3.3 kD.

= 34.2
_ _ Z + Rs _ _ _

A =

Av, 34.2

R
L

77.67)

(0.853 kD. + 0.6 kD.) 3.3 kD.

10.7 REDES DE EMISOR SEGillDOR

Los parmetros de impedancia de entrada y salida del modelo de dos puertos para la red de emisor-seguidor son sensibles a la carga aplicada y a la resistencia de fuente. Para la configuracin de emisor-seguidor de la figura 10.23 el modelo de pequea seal de ea podra aparecer como se muestra en la figura 10.24. Para la seccin de entrada de la figura 10.24 la resistencia RB es ignorada debido a que normalmente es de tal manera mayor que la resistencia de fuente que un circuito equivalente de Thvenin para la configuracin de la figura 10.25 resultara simplemente en R, y V" como se puede ver en

Vcc

+
v

+
v"

Figura 10.23 Configuracin de emisorseguidor con R s y R L"

450

Captulo 10

Manejo de sistemas: efectos de Rs y RL

Figura 10.24 Configuracin de emisor-seguidor de la figura 10.23 a continuacin de la sustitucin del circuito equivalente re'

la figura 10.24. Por supuesto, si se van a determinar los niveles de corriente, tales como el de lj, en el diagrama original, el efecto de RB debe incluirse. Al aplicar la ley de voltaje de Kirchhoff al circuito de entrada de la figura 10.24 se tendr como resultado Vs - lJ?s - lbf3re
y Vs - lb(Rs
-

Rs

(13 + 1)1J?'E = O

+
Vs

RB

+ f3re + (13 + I)R'E ) = O

'\

::
Thvenin

de manera que Al fijar el valor de le' tenemos (13 + nv, le = (13 + 1)lb = ------Rs + f3re + (13 + I)R'E Vs
y

Figura 10.25 Determinacin del circuito equivalente de Thvenin para el circuito de entrada de la figura 10.23.

le = [(Rs + f3re)/(f3 + 1)] +R'E

Utilizando 13 + 1 == f3llegamos a que Vs 1 =-----e . (R/f3 + re) + R'E (10.34)

Al dibujar la red para "ajustar" la ecuacin (10.34) se obtendr la configuracin de la figura 10.26a. En la figura 1O.26b, RE Y la resistencia de carga RL se han separado para permitir una definicin de Zo e lo.

+r.
+
Vs RE' ~/,+
Vo

Rs

+r.
+
Vs RE
'Ir'

Rs

:;"')10
-Zo
RL
'Ir'

+
VD Figura 10.26 Redes resultantes de la aplicacin de la ley de voltaje de Kirchhoff al circuito de entrada de la figura 10.24.

'='
(a)

(b)

La ganancia de voltaje puede obtenerse entonces en forma directa de la figura 10.26a utilizando la regla del divisor de voltaje.

v0o

10.7 Redes de emisor seguidor

451

y
Estableciendo Vs = O Y resolviendo para Zo' obtenemos que

(10.35)

(10.36) Para la impedancia de salida, Zb = f3(re + R'E)

y

Z= RB11

z;
(10.37)

o
Para condiciones con ausencia de carga, la ecuacin de la ganancia es

mientras que para condiciones con presencia de carga,

(10.38)

EJEMPLO

10.6

Para la configuracin de emisor-seguidor con carga de la figura 10.27 con una resistencia de fuente y los siguientes parmetros de dos puertos sin carga: Z = 157.54 kQ, Z = 21.6 lcQ Y AVNL = 0.993 con re = 21.74 n y f3 = 65, determine: (a) Los nuevos valores de Z y Zo' como son determinados por la carga y Rs' respectivamente. (b) Av utilizando el manejo de sistemas. (e) Avs utilizando el manejo de sistemas. 15 V (d)A=IJI.

560 kfl I ~-IV'V'v--;I~'-"'--+-I O.56kfl

Figura 10.27 Ejemplo 10.6.

Solucin Ecuacin (10.37): Z = RBIIJ3(re

=

+ REllRd +
3.3 kU112.2 kU)
v

560 kU1I65(21.74 U

= 560 kU1187.21 kfi = 75.46 kfi

contra 157.54 kn (sin carga).

1.32 kU

452

Captulo 10

Manejo de sistemas: efectos de Rs y RL

z, = REII(7;

re)
+ 21.74 n
)

= 3.3 knll (
= =

0.56 kn 65

3.3 kn1l30.36 n 30.08

n
la red

contra 21.6 Q (sin Rs)' (b) Al sustituir la red equivalente de dos puertos se tendr como resultado equivalente de seal pequea de ea de la figura 10.28.

v =
o

RLA"NLV

RL

+ Ro

(2.2 kO)(0.993)V 2.2 kn + 30.08 n

==

0.98 Vi

con ,Av = V

Vo

== 0.98

r=
+

1;

0.56 lc!l

+
V;

v, ~

Figura 10.28 Circuito equivalente de pequea seal de ea para la red de la figura 10.27.

(e) V

= --'---"-Z + R,

Z;Vs

(75.46 kn)Vs 75.46 kn + 0.56 kn

s

0.993 V
s

de modo que

Av = Vo = Vo V = (0.98)(0.993) = 0.973 Vs V Vs

10.8 REDES DE BASE COMUN

Un amplificador de' base comn con una carga aplicada y resistencia de fuente aparece en la figura 10.29. El hecho de que la carga se conecte entre las terminales de base y colector le asla del circuito de entrada y Z, permanece esencialmente idntica para la condicin tanto con ausencia como con presencia de carga. El aislamiento que existe entre los circuitos de entrada y salida tambin mantiene a Z a un nivel fijo aun cuando el nivel de R, pueda cambiar. La ganancia de voltaje se determina ahora por
10.8 Redes de base comn

453

v,

Figura

10.29 Configuracin

de base comn con R, y Rv

(10.39)

y la ganancia de corriente:

A==-l

(10.40)

EJEMPLO 10.7

Para el amplificador de base comn de la figura 10.30, los parmetros de dos puertos sin carga son (haciendo uso de a. == 1) Z == re = 20 n, AVNL = 250 Y Z = 5 kn. Empleando el modelo equivalente de dos puertos, determine: (a) Av. (b) Av, (c)A.

+
u=l
2V

Figura

10.30 Ejemplo 10.7.

Solucin (a) La red equivalente de pequea seal de ea aparece en la figura 10.31.

vo = RLAvNLV R + s,
L

(8.2 kD)(250)V 8.2 k'o' + 5 kD

155.3V

~ +
v,
0.2kO

lo

+
v
lkO 200

'\,

5kQ 250V

+
Vo

~
Z

'\,

Figura

10.31 Circuito equivalente de pequea seal de ea para la red de la figura 10.30. Manejo de sistemas: efectos de Rs y R.

454

Captulo 10

Av Av

Vo V. = 155.3
1

==

RcllRL

= 5 kn1l8.2 kn
20 n

3.106 kn

re
155.3
(b) Av,

20n

= Vo = ~

v,

v,

Vo
V R

= R =

+ R,

Av =

(20 20 n

+ 200 n

(155.3)

14.12

Ntese la ganancia relativamente baja debida a una impedancia de fuente mucho mayor que la impedancia de entrada del amplificador. (e) A

-Av

Z R
L

-(155.3)

( 20 n )

8.2 kn

= -0.379
10 cual es significativamente entre Re y RL menor que 1 debido a la divisin de la corriente de salida

10.9 REDES DE FET

Como se advirti en el captulo 9, el aislamiento existente entre la compuerta y el drenaje o la fuente de un amplificador FET asegura que los cambios en RL no afecten al nivel de Z y que los cambios de Rse no afectena Ro. Por consiguiente, en esencia: El modelo de dos puertos sin carga de lafigura 10.2 para un amplificador es afectado por una carga aplicada o resistencia de fuente. FET no

Resistencia de fuente con derivacin

Para el amplificador FET de la figura 10.32, la carga aplicada aparecer en paralelo con Ro en el modelo de pequea seal, resultando la siguiente ecuacin para la ganancia con presencia de carga: (10.41)

Figura

10.32 Amplificador

JFET con RsefIy R.

10.9 Redes de FET

455

Los niveles de impedancia permanecen en (10.42)

(10.43)

Resistencia de fuente sin derivacin

Para el amplificador FET de la figura 10.33 la carga aparece de nuevo en paralelo con RD y la ganancia con presencia de carga resulta ser

(10.44)

con

(10.45)

(10.46)

Figura 10.33 Amplificador JFET con R, sin derivacin.

EJEMPLO

10.8

Para el amplificador FET de la figura 10.34, los parmetros de dos puertos sin carga son A"NL = -3.18, Z = R 11 R2 = 239 kQ Y Z = 2.4 ill, con gm = 2.2 mS. (a) Utilizando los anteriores parmetros de dos puertos, determine Av Y Av s' (b) Empleando la ecuacin (10.44), calcule la ganancia con presencia de carga y compare con el resultado del inciso (a).

4.7 kil

v,

v.

Figura

10.34 Ejemplo 10.8. Captulo 10 Manejo de sistemas: efectos de Rs y RL

456

Solucin (a) La red equivalente de pequea seal de ea aparece en la figura 10.35 y (4.7 kO)(-3.18) 4.7 kO

+ 2.4

kO

-2.105

(239 kO)( -2.105) 239 kfi

1 kfi

-2.096
1 k.Q

== Av

-Z

+
V 4.7kQ

+
Vo

Figura

10.35 Circuito equivalente de pequea seal de ea para la red de la figura 10.34.

b) Ecuacin (10.44)

Av

- gm(RDIIRL) 1

+ gmRs,
mS)(4.7 kfi112.4 kfi) -3.498 1.66 1

-(2.2

(2.2 mS)(O.3 kfi) como el resultado anterior

-2.105

Fuente-seguidor
Para la configuracin de fuente-seguidor de la figura 10.36 el nivel de Z es independiente de la magnitud de RL y se determina por

I
Vcc

Z=RG

(10.47)

Figura

10.36 Configuracin

de fuente-seguidor

con

s, y RL.
10.9 Redes de FET

457

La ganancia de voltaje con presencia de carga tiene el mismo formato que la ganancia con ausencia de carga, con R, reemplazada por la combinacin en paralelo de Rs y Re (10.48)

El nivel de la impedancia de salida ser igual al determinado en el captulo 9: (10.49)

revelando una ausencia de sensibilidad a la magnitud de la resistencia de fuente Rs'

Compuerta comn
Aun cuando la configuracin de compuerta comn de la figura 10.37 es algo diferente de las que se han descrito anteriormente con respecto a la colocacin de Rs Y Ru los circuitos de entrada y salida permanecen aislados y Z

= ~---=::-1+ Rs
glft

Rs

(10.50)

(10.51) La ganancia de voltaje con presencia de carga est dada por (10.52)

Figura

10.37 Configuracin

de compuerta comn con R, Y Rv

10.10 TABLA DE RESUMEN

Ahora que los amplificadores BIT y FET con presencia y ausencia de carga (captulos 8 y 9) se han examinado con cierto detalle, en la tabla 10.1 se proporciona un resumen de las ecuaciones que se han deducido. Aunque todas las ecuaciones estn dadas para la situacin con presencia de carga, la eliminacin de RL dar como resultado las ecuaciones para el amplificador con ausencia de carga. El mismo caso ser cierto para el efecto de Rs (para BIT) y Rse (para JFET) sobre Zo' En cada uno de los casos la relacin de fase entre los voltajes de entrada y salida se facilita tambin para una referencia rpida. Un resumen de las ecuaciones mostrar que el aislamiento proporcionado por el JFET entre la 458
Captulo 10 Manejo de sistemas: efectos de Rs y RL

compuerta y el canal por medio de la capa de Si02 resulta en una serie de ecuaciones menos complejas que las encontradas para las configuraciones BJT. El enlace suministrado por lb entre los circuitos de entrada y salida del amplificador de transistor BIT agrega un toque de complejidad para algunas de las ecuaciones. TABLA 10.1 Resumen de configuraciones de transistor (A" Z, Zo)
Configuracin Av = VoN

Z
RBIIJ3r,

Zo

vcc

-(RdIRd --r,

Re

Vo

R.

V.

-h T(RdIRd
le

RBllh,

Re

+
V.

~J

Al incluir ro:
T

(RdIRellro)
r,
VCC

RBIIJ3r,

Rcllro

-(RdIRd
r,

R,!iR211J3r,

Re

Vo

R.

-h h:' (RdlRd

R,IIR2I1h,

Re

+
V.

RER2 RE ICE
Al incluir ro:

-(RdIRcllro)
r,

R,IIR211J3r, RE'
= RdlRE

Rcllro R;
= RsliR.\iR2

Vcc ;;,;1

R '\iR211J3(r, + R~)

REII(

+ re)

R.

+
V.

R2 RE -

TV.
REV

;;,;1

R'\iR211(h, + hl,R~)

REII( R; + h, ) hl,

Al incluir ro: ;;,;1

R,IIR211J3(r, + R~)

REII(

Re Re

+ re)

;;,; -(RdIRd o
r,

REllr, REllhb

+
V'.

-h ;;,;~(RdIRd hib
Al incluir ro:

;;,; -(RdIRcllro)
r,

REllr,

Rcllrn

10.10 Tabla de resumen

459

RS/RL
TABLA 10.l Resumen de configuraciones de transistor
Configuracin Vee (Av. Z. Zo) Av = Vo/Vi
Re

(Continnaci~)

v,
Rs Vi

-(RdiRd
RE

R,liR211(h + [Link])
i

Re

+ v,
Al incluir '.: -(RdIRd R", -(RdIRd RE,

R,11R2I1.B(r. + RE)
+ RE,)

"" Re

Vee

RBII.B(r.

Re

VO Rs Vi
-(RLliRd RE, RBII(hi

+ [Link],)

Re

+
V,
Al incluir, o: -RLliRe RE, -(RLIIRd RBII.B(r.

+ RE,)

==Re

Vee

r,

.[Link] RF lAvl

Re

Vo Rs Vi

-hft h

..

(RL

liRd

hi.1I ~:I

Re

+
Vs
Al incluir 'o: -(RLliRcllro)

r, Vee Re RF
-(RLIIRd RE

.Br.1I ~:I

RcliRFilro

.BRJI~

== RcllRF

s, +
Vs

Vi

z;
RL

Vo

-(RdlRd
RE [Link]

~:I

== RcllRF

Al incluir rg:

==

-(RdIRd RE

==

,BREII ~:I

== RcllRF

460

CaptuloI

Manejo de sistemas: efectos de Rs y RL

TABLA 10.1 (Continuacin)

Configuracin Z

-gm(RoIIRL)
Vo

RdlR2

Ro

+
V,

Al incluir rd:

- gm(RolIRdlr d)

RdIR2

Rollrd

Yoo

gm(RsIIRL)

1 + gm(RsIIRL)
R>cll

Re

Rslll/gm

+
V,

1
Rseft

Z V

r _
R

TV'
Vo

Al incluir ri

gmrd(RsIIRL) rd

+ Ro + gmrARsIIRL)

Re

Rs

1+---

gmrdRS

rd + Ro

gm(RoIIRL)

Rs

1 + gmRs

Ro

v,

Ro Rs

Yoo

Zo

Al incluir rd:

"" gm(RoIIRL)

Z=
1+

Rs gmrdRS rd + RolIRL

Rollrd

10.10 Tabla de resumen

461

10.11 SISTEMAS EN CASCADA

El manejo de sistemas de dos puertos es particularmente til para sistemas en cascada como los que aparecen en la figura 10.38, donde AVt' AV2' AV3' etc., son las ganancias de voltaje para cada etapa bajo condiciones con presencia de carga. Es decir, AVt se determina con la impedancia de entrada para que AV2 acte como la carga de Av2' Para AV2' AVt determinar la magnitud de la seal y la impedancia de fuente en la entrada para Av2' La ganancia total del sistema se determina entonces mediante el producto de las ganancias individuales como se detalla a continuacin: (10.53) y la ganancia de corriente total, por A-'r =-AVT (10.54)

No importa cun perfecto sea el diseo del sistema, la aplicacin de una carga a un sistema de dos puertos afectar la ganancia de voltaje. Por consiguiente, no existe la posibilidad de que una situacin donde AVt' AV2' etc., como en la figura 10.38, sean simplemente los valores con ausencia de carga. La carga de cada etapa subsecuente debe considerarse. Los parmetros sin carga pueden utilizarse para determinar las ganancias con carga de la figura 10.38, pero la ecuacin (10.53) requiere de los valores de carga.

+0----1 Vi

Figura 10.38 Sistema en cascada.

EJEMPLO 10.9

El sistema de dos etapas de la figura 10.39 emplea como primer etapa una configuracin de emisor-seguidor de transistor y como segunda etapa una configuracin de base comn, para asegurar que aparezca el mximo porcentaje de la seal aplicada en las terminales de entrada del amplificador de base comn. En la figura 10.39 se proporcionan los valores con ausencia de carga para cada sistema, con excepcin de Z y Z para el emisorseguidor, cuyos valores estn dados con presencia de carga. Para la configuracin de la figura 10.39, determine: (a) La ganancia con carga para cada etapa. (b) La ganancia total para el sistema, Av Y Avs' (c) La ganancia total de corriente para el sistema. (d) La ganancia total para el sistema si se eliminara la etapa de la configuracin de emisor-seguidor.

R,

IkQ

Base-comn

v,

'\
Z~

z.=
I

26 kQ

Zo= 5.1 kQ
A v.JL240

Figura 10.39 Ejemplo 10.9.

462

Captulo 10

Manejo de sistemas: efectos de Rs y Rl.

Soluciu (a) Para la configuracin

de emisor-seguidor

la ganancia con presencia de carga es

V 1
y

ZA
'2

VNL

V.

Z. +Z '2
=
----'::.L
'1

01

(26 fl)(1)Vi 26 n + 12'n

0.684 Vil

VI

Vo V.

0.684

Para la configuracin

de base comn.

V
O2

RLAvNI

Vi2
02

RL

+R

(8.2 kO)(240)Vi 8.2 kfl + 5.1 k

= 147.97 Vi2

A VL
AVT

Vo
_2

V.
'2

14797

(b)

AvIAv2

= (0.684)(147.97) = 101.20
A
v,

=
=

Zi
11

A
S V T

+R

(10 kfl)(101.20) 10 kO + 1 kD

92

(e) A- = -A

'T

z _'1
VT

RL

= -(101.20)(
=

10 kfl ) 8.2 kD.

(260)Vs

-123.41 Zi V Z.'c + R s
c8 S

(d) Y.
'C8

26
con

n+

1 kO
o

= 0.025 Vs
del resultado anterior

V.
y -'

Vs

= 0.025
=
Vi v, V V. =
s ,

Vi

= 147.97

Av,

(0.025)(147.97) = 3.7

Por tanto, en su totalidad, la ganancia es cerca de 25 veces mayor con la configuracin de emisor-seguidor acoplando la seal para la etapa de amplificacin. Sin embargo, tmese nota que tambin era importante que la impedancia de salida de la primera etapa estuviera relativamente cerca (acoplada)de la impedancia de entrada correspondiente a la segunda etapa, o la seal se hubiera "perdido" otra vez por la accin del divisor de voltaje.

10.12 ANALISIS POR COMPUTADORA

El anlisis por computadora de esta seccin incluye una evaluacin con PSpice de la respuesta de un amplificador BJT con carga y FET con' una resistencia de fuente. La red BJT de la figura 10.40 emplea la misma configuracin con ausencia de carga examinada en el anlisis de PSpice del captulo 8, en donde la ganancia con ausencia de carga fue de 350.4. Los nodos se identifican en la figura 10.40 y aparecen en la descripcin de la red en el archivo de entrada de la figura 10.41. Obsrvese en la descripcin del transistor que IS es nuestro valor seleccionado de 5 x 10-15 A, como se discuti en el captulo 8. Adems, advirtase el uso de una resistencia muy grande (esencialmente un circuito
10.12 Anlisis por computadora

463

22V

6.8 kQ 56kQ

[IJ

m
[Link] = 90 10kQ

w
+~"F
Vs Figura 10.40 Definicin de los nodos para una configuracin por divisor de voltaje con R, y RL"
'\,

[Il

m
8.2kQ

f3

[TI
l'mV ~ 106 MQ
I I I I

1.5 kQ

20F

":"

[]]

****

06/12/89

*******

Evaluation

PSpice

(January

1989)

*******

[Link]

****

CO!Jf:~uracin de po]ariza~in BJT por rlivlsor de volt~je con ks y kL

****

C1RCU1T

DESCRIPTION

************************************************************************** VCC 5 O DC 22V RB1 5 2 56K RB2 2 O 8.2K RE 1 O 1. 5K RC 5 3 6.8K C1 4 2 10UF CE 1 O 20UF VS 6 O AC 1MV O RS 6 4 600 RR 4 O 1E12 C2 3 7 10UF RL 7 O 10K Q1 3 2 1 QMODEL .MODEL QMODEL NPN(BF=90 1S=5E-15) .OP .AC L1N 1 10KH 10KH .PRINT AC VM(3) VM(7) VM(4) .OPT10NS NOPAGE .END

****

BJT MODEL PARAMETERS QMODEL NPN 1S 5.000000E-15 BF 90 NF 1 BR 1 NR 1 SMALL S1GNAI, BIAS SOLUTION VOLTAGE VOLTAGE NODE 2.7039 2.0235 ( 2) 1) 0.0000 22.0000 ( 6) 5) TEMPERATURE = NODE VOLTAGE ( 3) 12.9280 ( 7) 0.0000 27.000 NODE
( 4)

****
( (

NODE

DEG C VOLTAGE 0.0000

Figura 10.41 Anlisis de PSpice para el amplificador BJT de la figura 10.40.

SOURCE CURRENTS VOLTAGE CURRENT NAME -1. 679E-03 VCC [Link]+OO VS TOTAL POWER DISSIPAT10N

3.69E-02

WATTS

464

Captulo 10

Manejo de sistemas: efectos de Rs y R.

****
NAME MODEL lB lC VBE VBC VCE BETADC GM RPl RX RO CBE CBC CBX CJS BETAAC FT

OPERATlNG BlPOLAR

POlNT

lNFORMATlON

TEMPERATURE

27.000

DEG C

JUNCTlON TRANSlSTORS Ql QMODEL 1.48E-05 1. 33E-03 6.80E-Ol -1.02E+Ol 1.09E+Ol 9.00E+Ol 5.16E-02 1.74E+03 [Link]+OO 1.00E+12 [Link]+OO [Link]+OO [Link]+OO [Link]+OO 9.00E+Ol 8.21E+17 TEMPERATURE VM(4) 7.007E-04 27.000 DEG C

****

AC ANALYSlS FREQ VM(3) 1.000E+04 1.462E-Ol

VM(7) 1.462E-Ol

Figura 10.41 Continuacin.

abierto) del nodo 4 a tierra para asegurar una trayectoria de cd a tierra para el capacitar (un requerimiento de PSpice). La proposicin PRINT incluye una peticin para la magnitud del voltaje para los nadas 3, 7 y 4 para una seal de entrada de 1 mV. Ntese en la solucin de la polarizacin que los nodos 4, 6 y 7 tienen una respuesta de O V debido al aislamiento ofrecido por los capacitores. El nodo 5 es de 22 V, como debera ser, y VE = 2.0235 V, VB = 2.7039 V Y Ve = 12.9280 V, lo cual est bien al compararlos con la solucin de cd del captulo 8. El anlisis de ea revela que V3 y V7 estn esencialmente al mismo nivel, ya que los capacitores proporcionan un enlace directo de mnima impedancia de un nodo a otro para la frecuencia aplicada. Sus magnitudes muestran una ganancia de 146.2 en comparacin con una ganancia sin carga de 350.4. La magnitud de V4 revela que un 30% (0.3 mV) de la seal aplicada se pierde a travs de la resistencia de fuente de 0.6 kil. Como tema de inters, calculemos ahora la ganancia de voltaje con carga y comparmosla con la solucin de PSpice de 146.2.

re
y

18.44!1

== Rd1R211,Bre
= 56 k0118.2 kOII(90)(18.44 H)

- 1.35 kO
(1.35 kO)Vs = 0.69V
s

1.35 k!1
y

+ 0.6 kO

V.
_1

Vs
A
v

0.69

=-

Vo
V

(10 k!1)(-350.4) 10 k!1

+ 6.8 k!1

-208.57
con Av, = ~

v,

Vo = (0.69)( -208.57) Vi

== -144
lo que se compara muy favorablemente el programa PSpice. con el -146.2 obtenido anteriormente mediante

10.12 Anlisis por computadora

465

El amplificador a FET con carga que se analizar aparece en la figura 10.42. Es un sistema que ya apareci en el captulo 9, modificado para mostrar los efectos de Rse Y R. La descripcin del FET de la figura 10.43 revela que VTO = Vgs (apagado) = Vp = -4 V Y beta se define como IvsJ Vp 12 = 6.25 X 10-4 NV2. El aislamiento proporcionado por los capacitores es nuevamente obvio a partir de la solucin de la polarizacin para VI' V2 Y V7. En realidad, V3 = 67.14 x 10-6 V es aproximadamente O V para todos los fines prcticos. El nodo 6 est a 18 V, como se defini para la fuente de cd, y VD = 5.6862 V Y VE = 1.0075 V, como se estableci por medio del anlisis de cd.

600Q

0.1 F 3.3 k.Q

v,

'\ 1 mV

lOMO

Figura 10.42 Definicin de los nodos para un amplificador resistencia de carga R L.

JFET con una resistencia de fuente de Rs Y una

**** 05/07/90 Amplificador ****

*******

Evaluation

PSpice 10.42

(January

1989)

***,.**

[Link]

****

JFET de ca de la figura DESCRIPTION

CIRCUIT

***************************************************************************

VDD 6 O DC 18V J1 4 3 5 JFET RG 3 O 10 MEG RD 6 4 2.2K RS 5 O 180 C1 2 3 [Link] CS 5 O AOUF CO 4 7 10UF .MODEL JFET NJF VTO=-4V BETA=6. 25E-4 VSIG 1 O AC 1MV RSIG 1 2 600 RL 7 O 3.3K .OP .AC LIN 1 10KH 10KH .PRINT AC V(l) V(3) V(4) V(5) V(7) .OPTIONS NOPAGE .END

Figura

10.43 Anlisis de PSpice para el amplificador

JFET de la figura 10.42.

466

Captulo 10

Manejo de sistemas: efectos de Rs y R.

Junction

FET MODEL

PARAMETERS

VTO BETA

JFET NJF -4 625.000000E-=06

NODE ( 1)
( 5)

***

SMALL SIGNAL BIAS SOLUTION VOI,TAGE NODE VOLTAGE 0.0000 ( 2) 0.0000 1.0075 ( 6) 18.0000

TEMPERATURE = NODE VOLTAGE 3) 67.14E-06 7) 0.0000

27.000 NODE (4)

DEG C VOLTAGE 5.6862

VOLTAGE NAME VDD VSIG

SOURCE

CURRENTS CURRENT

-5.597E-03 [Link]+OO 1.01E-01 WATTS TEMPERATURE 27.000 DEG

TOTAL POWER DISSIPATION

**** ****
NAME MODEL ID VGS VDS GM GDS CGS CGD

OPERATING JFETS

POINT

INFORMATION

J1 JFET 5.60E-03 -1. 01E+00 4.68E+00 3.74E-03 [Link]+OO [Link]+OO [Link]+OO TEMPERATURE = 27.000 DEG e V(4) V(5) V(7) 4.937E-03 1.488E-06 4.937E-03

****

AC ANALYSIS FREQ V( 1) 1.00E+4 1.000E-03

V(3) 9.999E-04

Figura 10.43 Continuacin.

La solucin de ea revela que V4 = V7 (los capacitores en su equivalencia en estado de corto circuito) con una magnitud de 4.937 mV para una ganancia de 4.937 para Av, puesto que la seal aplicada es de 1 mV. s Verifiquemos de nuevo los resultados haciendo uso de las ecuaciones desarrolladas en los captulos 8 y 9.

gmo

2/ DSS ---v;-

_2....:...(l_O_m_A.:....) = 5 mS
=

-4 V

1 V) = gmo( 1 -

~S)

= 5

ms(

1-

=~~)

3.75 mS

para comparar con 3.74 mS en la descripcin del FET de la salida del programa PSpice. Av = -gm(RDIIRL)
= -(3.75

mS)

(2.2 kQ1I3.3 kQ)

= -(3.75 mS) (1.32 kQ)

=-4.95
en comparacin con el valor anterior de -4.937.
10.12 Anlisis por computadora

467

 10.3 Efecto de una impedancia de carga (RJ

PROBLEMAS
1. Para la configuracin de polarizacin fija de la figura 10.44: (a) DetermineA,'NL Z y

z;

(b) Dibuje el modelo de dos puertos de la figura 10.2 con los parmetros determinados en el inciso (a) en lugar de los originales. (e) Calcule la ganancia Av utilizando el modelo del inciso (b) y la ecuacin (10.3). (d) Determine la ganancia de corriente empleando la ecuacin (10.6). (e )DetermineA", Z y Zo haciendo uso del modelo r, y compare con las soluciones anteriores. 18Y

680 kf.l
t------Ilt-------<p----o 11"

[Link] V o ---+- )1-----4>----f-l t,

---+-

RL

4.7 kf.l

Z, Figura 10.44 Problemas 1, 2, 3.

2. (a) Dibuje las rectas de carga de cd y ea para la red de la figura 10.44 sobre las caractersticas de la figura W.45. (b) Determine el valor pico a pico de le Y V" a partir de la grfica si V tiene un valor pico de 10 mY. Determine la ganancia de voltaje Av = V"IV y haga la comparacin con la solucin obtenida en el problema 1.

lc (mA) 10

110

9 8
7

[Link] [Link]
80 7 60
.. -1

6 5
4 3 2

5 40

[Link] [Link]

10

15

20

25

VCE (Y)

Figura 10.45 Problemas 2, 7.

468

Captulo 10

Manejo de sistemas: efectos de R, y R.

3. (a) Determine la ganancia de voltaje Av para la red de la figura 10.44 para RL = 4.7 kn, 2.2 kQ Y 0.5 kn. Cul es el efecto de los niveles decrecientes de RL sobre la ganancia de voltaje? (b) Cmo variarn Z. Z y A"NL con los valores decrecientes de RL? 10.4 Efecto de una impedancia de fuente (Rs)

4. Para la red de la figura 10.46: (a) Determine A,'NL' Z yz; (b) Dibuje el modelo de dos puertos de la figura 10.2 con los parmetros determinados en el inciso (a) en lugar de los originales.
(e) Determine Av empleando los resultados del inciso (b).

(d) Determine Av, (e) Determine Av, haciendo uso del modelo r. y compare los resultados con los obtenidos en el inciso (d). (f) Modifique R, al kn y determine Av. Cmo vara Av con el nivel de Rs? (g) Modifique R, a 1 kn y determine Av, Cmo vara Avs con el nivel de Rs?
(h) Modifique R, al kQ Y determine A"NL' Z

yz;

Cmo varan con el cambio en Rs?

12 V

1 Mil

+----1 ~--~o
VI

Vo

Figura 10.46 Problema 4. 10.5 Efecto combinado de Rs YRv

5. Para la red de la figura 10.47: (a) Determine A,'NL' Z yz; (b)Dibuje el modelo de dos puertos de la figura 10.2 con los parmetros determinados en el inciso (a) en lugar de los originales. (e) Determine Av YAv, (d)Calcule A. (e) Modifique RL a 5.6 kn y calcule Av,. Cul es el efecto de los niveles crecientes de RL sobre la ganancia? (f) Modifique R, a 0.5 kn (con RL a 2.7 kn) y haga un comentario sobre el efecto de la reduccin de s, sobre Av, (g) Modifique RL a 5.6 kn y R, a 0.5 kn y determine los nuevos niveles de Z y Zo' Cmo son afectados los parmetros de impedancia por los niveles variantes de RL y Rs? 24V

560kil
+------tlt----Hr---o Vo

lO.F V
I

+ v,

1kil

...
Problemas

Figura 10.47 Problemas 5, 17,21.

469

 10.6 Redes de emisor comn 6. Para la configuracin con divisor de voltaje de la figura 10.48: (a) Determine A"NL' z, yz; (b) Dibuje el modelo de dos puertos de la figura 10.2 con los parmetros determinados en el inciso (a) en lugar de los originales. (e) Calcule la ganancia Av haciendo uso del modelo del inciso (b). (d) Determine la ganancia de corriente Aj (e) Determine Av, Z y Zo haciendo uso del modelo r. y compare las soluciones. 16V

68kQ
Vo

t,
V o

6.8 tF

-Z

16kQ

Figura 10.48 Problemas 6, 7, 8.

7. (a) Dibuje las rectas de carga de cd y ea para la red de la figura 10.48 sobre las caractersticas de la figura 10.45. (b)Determine el valor pico a pico de le Y Ve< a partir de la grfica si Vj tiene un valor pico de 10 mV. Determine la ganancia de voltaje Av = V'Vj y haga la comparacin con la solucin obtenida en el problema 6. 8. (a) Determine la ganancia de voltaje Av para la red de la figura 10.48 para RL = 4.7 kQ, 2.2 k.Q Y 0.5 kQ. Cul es el efecto de los niveles decrecientes de RL sobre la ganancia de voltaje? (b)Cmo variarn, Zj, Zo y A"NL con los valores decrecientes de RL? 9. Para la red estabilizada en emisor de la figura 10.49: (a) Determine A"NL' Zj (b) Dibuje el modelo de dos puertos de la figura 10.2 con los valores determinados en el inciso (e) Determine Av Y Av, (d) Modifique R, a '1 kQ. Cul es el efecto sobre A"NL' z; y Zo? (e) Modifiqu.e R, a 1 kQ Y determine Av YAv,. Cul es el efecto de los niveles crecientes de R, sobre Av Y Av,? 18 V

yz,

680kQ

+
V,

4.7ill

Figura 10.49 Problema 9,

470

Captulo 10

Manejo de sistemas: efectos de Rs y RL

 10.7 Redes de emisor-seguidor

10.

Para la red de la figura 10.50:

(a) Determine A"N!.' Z y (e) Determine Av YAvs (d) Modifique R, a l Icn Y determine Av YAv,. Cul es el efecto de los niveles crecientes de R. sobre

z;

(b) Dibuje el modelo de dos puertos de la figura 10.2 con los valores determinados en el inciso (a).

las ganancias de voltaje? (e) Modifique R. a 1 kn y determine A"N!.' Z y Zo' Cul es el efecto de los niveles crecientes de R. sobre los parmetros?

(O

Modifique RL a 5.6 Icn Y determine Av Y Av" Cul es el efecto de los niveles crecientes de RL sobre las ganancias de voltaje? Mantenga R. a su nivel original de 0.6 kn.

20V

0.61d1

Figura 10.50 Problemas 10, 18, 22

10.8 Redes de base comn

11. Para la red de base comn de la figura \0.51: (a) Determine Z, y A'm' (b) Dibuje el modelo de dos puertos de la figura \0.2 con los parmetros del inciso (a) en lugar de los originales. (e) Determine Av YAv,. (d) Determine Av YAv, empleando el modelo r, y haga la comparacin con los resultados del inciso (e), (e) Modifique R. a 0.5 kn y RL a 2.2 kn y calcule Av Y Av,. Cul es el efecto de los niveles variantes de R. y RL sobre las ganancias de voltaje Av YAv,?
(f) Determine Zo si R. cambia a 0.5 kn con todos los otros parmetros, tal como aparecen en la figura

z,

10.51. Cmo se ve afectada Zo por los niveles variantes de R.? (g) Determine Z si RL se reduce a 2.2 kn. Cul es el efecto de los niveles variantes de RL sobre la impedancia de entrada?
6V

-22 V

2.2kn a=1

4.7kn 4.7 !1F /"

-Z"
Figura 10.51 Problemas 11, 19.

Problemas

471

 10.9 Redes de FET 12. Para la red JFET de autopolarizaci6n de la figura 10.52: (a) Determine AvNL' Z yz; (b) Dibuje el modelo de dos puertos de la figura 10.2 con los parmetros determinados en el inciso (a) en vez de los originales. (e) Determine A, y Av,. (d) Modifique RL a 6.8 kU y Rsen a 1 kU y calcule los nuevos niveles de Av Y Av, C6mo se ven afectadas las ganancias de voLtajepor las variaciones en Rsen YRL? (e) Para los mismos cambios del inciso (d), determine Z y Zo' Cul es el impacto de ambas impedancias? 12V

~---1il------_---o
R,.",

Vo

0.6 kQ

10 .F RL

+
IMn

4.7 kU

Figura 10.52 Problemas 12,20,23. 13. Para la red de fuente-seguidor de la figura 10.53: (a) Determine A"NL' Z yz, (b) Dibuje el modelo de dos puertos de la figura 10.2 con los parmetros determinados en el inciso (a) en lugar de los originales. (e) Determine Av YAv" (d) Modifique RL a 4.7 kn y calcule Av YAv,. Cul fue el efecto de los niveles crecientes de RL sobre ambas ganancias de voltaje? (e) Modifique Rseft a 1 kU (con RL a 2.2 kn) y calcule Av Y Av,. Cul fue el efecto de los niveles crecientes de Rsen sobre ambas ganancias de voltaje Av YAv,? (f) Modifique RL a 4.7 kn y Rsen a 1 kU y calcule Z y Zo' Cul fue el efecto sobre ambos parmetros? 12 V

Rsefl

8.2 .F V
.

0.5 kO

+
2Mn

8.2 .F

1
Figura 10.53 Problema 13.

3.3 kO

"7
o

fF
":"

VO

2.2 kn

472

Captulo 10

Manejo de sistemas: efectos de Rs y RL

* 14. Para la configuracin

de compuerta comn de la figura 10.54:

(a) Determine A"NL' Z y (b) Dibuje el modelo de dos puertos de la figura 10.2 con los parmetros determinados en el inciso(a) en lugar de los originales. (e) Determine Av Y Av,. (d) Modifique RL a 2.2 kQ Y calcule Av Y Av,. Cul fue el efecto de cambiar a RL sobre las ganancias de voltaje? (e) Modifique Rsen a 0.5 kO (con RL.a 4.7 kO y calcule Av Y tiv,. Cul fue el efecto de cambiar Rsen sobre las ganancias de voltaje?
(f) Modifique

z;

RL a 2.2 kO y Rseft a 0.5 kO y calcule Z y

z;

Cul fue el efecto sobre ambos

parmetros?

18 V

__ +-----u-----_---oVo

R",.

5.6F

4.7 kQ

lkQ

* 15. Para el sistema

-z,

Figura 10.54 Problema 14.

10.10 Sistemas en cascada

en cascada de la figura 10.55 con dos etapas idnticas, determine: (a) La ganancia de voltaje con presencia de carga para cada una de las etapas.

(b) La ganancia total del sistema, Av YAv,. (e) La ganancia de corriente con presencia de carga para cada una de las etapas. (d)La ganancia total de corriente del sistema. (e) La manera en que Z se ve afectada por la segunda etapa y RL.
(f) La manera en que Zo se ve afectada por la primera etapa y R;

(g) La relacin de fase entre Vo y Vi'

1 [Link]

1 [Link]

+
V,

~ ~

-Z

Amplificador de emisor comn Z= IKn Zo= 3.3 kQ

AVNL

Amplificador de emisor comn Z= IKQ Zo= 3.3 kQ

AVNL

Vo

=-420

=- 420
":'

-Zo

RL

2.7kQ

":'

Figura 10.55 Problema 15.

Problemas

473

16. Para el sistema en cascada de la figura 10.56, determine: (a) La ganancia de voltaje con presencia de carga para cada una de las etapas. (b) La ganancia total del sistema, Av Y Av, (e) La ganancia de corriente con presencia de carga para cada una de las etapas. (d) La ganancia total de corriente del sistema. (e) La manera en que Z se ve afectada por la segunda etapa y R(f) La manera en que Z" se ve afectada por la primera etapa y R,. (g) La relacin de fase entre Vo y Vi'

R,

VI

IOIlF

+
V,

'"\;

~IlF

-2

Emisor-seguidor
2= 50KQ 20= 20kQ AVNL == 1
"::"

Amplificador de emisor comn

Zo= 4.6kQ AVNL = - 640 201 2i2
"::"

Vo

-20

RL

2.2kQ

Figura 10.56 Problema 16. 10.12 Anlisis por computadora 17. (a) Escriba el archivo de entrada de PSpice para la red de la figura 10.47 y solicite el nivel de Vo para
V, = l mY. Para los elementos capacitivos suponga una frecuencia de 1kHz. (b) Realice el anlisis y haga la comparacin con el nivel de A,., para el problema 5. 18. Repita el problema 17 para la red de la figura 10.50 Y compare los resultados con los del problema 10. 19. Repita el problema 17 para la red de la figura 10.51 y compare los resultados con los del problema 11.

20. Repita el problema 17 para la red de la figura 10.52 y compare los resultados con los del problema 12. 21. Repita el problema 17 empleando BASIC. 22. Repita el problema 18 empleando BASIC. 23. Repita el problema 20 empleando BASIC.

*Nota: los asteriscos sealan los problemas de mayor dificultad.

474

Captulo 10

Manejo de sistemas: efectos de Rs y R.