LABORATORIO N 1 Respuesta en frecuencia de un transistor BJT Objetivos O1. Manejo de herramientas de anlisis y simulacin: Pspice. O2.

Determinar la respuesta de un BJT. O3. Hallar los parmetros de la matriz cadena de BJT. PRACTICA

Considerar el siguiente esquema del circuito :

1. Realizar el anlisis y simulacin del circuito de la figura , de manera que tenga una respuesta de Av=14.5 y B=550KHz. DISEO: Se determino primeramente las caractersticas de operacin del transistor con el que se trabaja (Q2N3904) para realizar una polarizacin adecuada, la caracterstica de entrada se simulo en Pspice con el siguiente circuito:

Del cual se determino que el transistor esta activo en aproximadamente Vbe=0.7V (ver hojas de simulacin) por lo que se trabajara con ese valor para realizar los clculos posteriores.

Para las caractersticas de salida se considero que la fuente Vcc es de 20V lo cual se simulo en Pspice con el siguiente circuito:

del cual se obtuvo un punto de operacin aproximado de Vce(Q) = 9.089 [V] , Ic(Q) = 10.87 [mA] (ver hojas de simulacin) con la recta de carga entre el Ic max = 20mA Vcc = 20 V lo cual nos garantizara que el transistor no entrara en la regin de corte y saturacin. Se fijo los valores de: Vcc = 20 V Rc = 827 Re = 184 Con estos valores se determino la corriente mxima del colector:

Ic(max) =

Vcc 20V = = 20mA Rc 1K

El valor tpico de para el transistor Q2N3904 es de 200 con lo cual se trabajo, pero este valor esta sujeto a variacin en la practica ya que no se tiene un valor exacto de 200. Con el punto de operacin que se obtuvo en simulacin: Vce(Q) = 9 V Ic(Q) = 11mA

Ic = Ib

Ib =

Ie = Ic + Ib = 11mA + 55 A = 11mA Se espera que el 45% del voltaje aplicado caiga en el voltaje de colector (Vc) , 45% en el voltaje colector emisor (Vce) y el restante 10% en el voltaje de emisor: Vc = 0.45 * Vcc = 0.45 * 20 V = 9 V Vce = 0.45 * Vcc = 0.45 * 20V = 9 V Ve = 0.10 * Vcc = 0.10 * 20 V = 2 V Con estos valores se calculo la cada de voltaje en V1 y V2 : V2 = Vbe + Ve = 0.7V + 2V = 2.7V V1 = Vcc V2 = 20V 2.7V = 17.3V

Ic 11mA = = 55A 200

Para el calculo de las corrientes I1e I2 se tomo como criterio que por I2 debe circular 10 veces la corriente de base de lo que se dedujo por la ley de nodos que : I1 = 11* Ib = 605 A I2 = 10 * Ib = 550 A

Con estas relaciones se paso a determinar los valores que tendrn las resistencias:

V 1 17.3V = = 23.21K I 1 605A V2 2.7V R2 = = = 4.44 K I 2 550A R1 = Ve 2V RE = = = 184 Ie 11mA 26mV 26mV = = 2.36 Ic 11mA

Re1 = 100

Re2 = 81

re =

Para una ganancia de 25 en DB se requiere de : 25 DB = 20 log Av Av= 14.5 Con esta ganancia requerida se pasa a calcular la resistencia en la carga.

RL =

( Rc // Rl ) * = 64.35 r + pot ( + 1) + Rin

Para calcular las frecuencias de corte en bajas frecuencias se diseo para una frecuencia de 1KHz, que se da en el capacitor de desvi Ce por lo que se define las frecuencias de cada capacitor tomando en cuenta que la frecuencia de corte de Cs y Cc debe ser por lo menos diez veces mas baja que la frecuencia de Ce(capacitor dominante). fLS = 1 [Hz] fLC = 10 [Hz] fLE = 100 [Hz] Para poder hallar el valor de cada capacitor se utilizo las siguientes relaciones equivalentes vistas desde el capacitor: Cs : (fLS = 1 Hz)

Cs =
Cc : (fLC = 10 Hz)

1 = 3.67 F 2 ( Rs + ( R1 // R 2 // re)) * f LS

Ro = Rc//ro Ro =

Cc =
CE : (fLE = 100 Hz)

1 = 16.2 F 2 ( Ro + RL ) * f LC

CE =

1 = 1.7 F Rs // R1 // R 2 2 Re 2 //( + re + Re 1) * f LE

Para la frecuencia de corte en altas frecuencias se considera el modelo equivalente de AC para la red que se empleo fue:

Cx =
Rthi = Rs//R1//R2//Ri = 233

1 = 194.15[ pF ] 2 * Rthi * f HI

Ri = R1//R2// re = 422 Con todos los valores calculados se pasa a armar el circuito para todas las especificaciones requeridas.

Para la simulacin se introdujo los valores exactamente calculados y se obtuvo un ancho de banda de BW= 550 KHz una ganancia de Av=12.5DB Unaq frecuencia de corte en bajas de fcl=1.095 KHz y una frecuencia de corte en altas fch=555.187 KHz.(ver hojas de simulacin). Tomando como referencia el modelo de pequea seal de un transistor, determinar los parmetros A, B, C y D, adems de sus inversas en condiciones ideales de funcionamiento. Para los parmetros de la matriz cadena se utiliza el modelo equivalente hbrido del transistor:

re = 2.36 Ro = 1/hoe =50K hoe = 20 mho Re1= 48,34 r = 436.6 = 185 Ro =ro//Rc=980

A=
,

Vin re + Re 1 = = 0.015 Vout Ro

Vin r + Re 1 = = 68.32 Iout , Zb = (re+Re1)=9.3K R1 // R 2 = 4 K B=

C=
D=

[ ( R1 // R2) + Zb]1 = 88.53 Iin = Vout ( R1 // R 2) Ro

[ ( R1 // R 2) + Zb]1 = 27.93m Iin = Iout ( R1 // R 2)

Las inversas de los parmetro A, B, C, D :

A1 = 66.67 B 1 = 0.014 C 1 = 11.29 K D 1 = 35.8

Respuesta en frecuencia de un transistor FET La polarizacin de un transistor es la responsable de establecer las corrientes y tensiones que fijan su punto de trabajo en la regin lineal (bipolares) o saturacin (FET), regiones en donde los transistores presentan caractersticas ms o menos lineales. Al aplicar una seal alterna a la entrada, el punto de trabajo se desplaza y amplifica esa seal. El anlisis del comportamiento del transistor en amplificacin se simplifica enormemente cuando su utiliza el llamado modelo de pequea seal obtenido a partir del anlisis del transistor a pequeas variaciones de tensiones y corrientes en sus terminales. El circuito equivalente de pequea seal de un transistor FET se puede obtener por mtodos anlogos a los utilizados en transistores bipolares. La figura 1 representa el modelo de pequea seal de un FET constituido por dos parmetros: gm, o factor de admitancia, y rd, o resistencia de salida o resistencia de drenador.

Figura 1. Modelo de pequea seal de un transistor FET. 2.- DISEO Y SIMULACION

En el siguiente informe daremos los pasos para utilizar Pspice como herramienta para disear un circuito amplificador con el transistor J2N3819 (JFET, transistor efecto de campo) conectado en una configuracin de auto polarizacin. En donde se explican en forma detallada el diseo del amplificador. Siendo el circuito siguiente el de anlisis.

LOS PUNTOS DE TRABAJO En la figura 2. Se muestra el circuito necesario para encontrar la corriente Id y el voltaje Vgs, este circuito nos da en el SPICE las curvas de entrada de el JFET que se muestran en la figura 3.

Figura 2. Circuito de Entrada

Figura 3. Curvas de entrada del JFET

Una vez armado el circuito de la figura 2 en el PSPICE nos vamos a la opcin SETUP ANALYSIS y en DC sweep y Bias point Detail, en DC sweep debemos variar el voltaje VG de -3 hasta 0 en intervalos de 0.1; en la opcin Nested sweep asignamos valores a Vdd, los cuales sern 5,15 y 25. Luego hacemos correr y nos sale una ventana de grficas, nos vamos a la opcin de ADD TRACE y escogemos la opcin ID(J1), y nos salen tres curvas como en la figura 3, y con el cursor escogemos una corriente Id y su respectivo voltaje Vgs, en nuestro caso los puntos son:

VGSQ = -1.5 [V] IDQ = 2.98 E-3 [A] Para encontrar las curvas de salida utilizamos el mismo circuito de la figura 1, pero esta vez hacemos variar Vdd desde 0 a 30 en incrementos de 0.1 y variando VG desde -0.7 hasta -1.3 con incremento de 0.01.

Figura 4. Circuito de Salida

Figura 5. Curvas de Salida del JFET Una vez obtenido el grfico de la figura 5. escogemos una corriente que coincida con la escogida anteriormente es decir una cercana a los 6.56 mA con un voltaje Vds mas o menos la mitad de el voltaje Vdd, en nuestro caso estos valores son: VDSQ = 9 [V] IDQ = 2.981 E-3 [A] VGSQ = -1.5 [V] Ademas la ganancia y el ancho de Banda para muestro grupo es: Av = 13.5 [db] Bw = 550 [KHz] POLARIZACION DEL JFET

Con los puntos de polarizacion obtenidos con las anteriores grficas, ahora vamos a calcular los valores de ls resistencias de Drenador Rd y de surtidor Rs.

Figura 6. En el circuito de la figura 6 debemos calcular el valor de las resistencias necesarias para polarizar correctamente al transistor, para esto debemos tomar en cuenta algunos aspectos de diseo. Asignamos 1 mega ohmio a Rg, pues la corriente Ig es ms o menos cero y con este valor de resistencia se garantiza esta condicin. Teniendo en cuenta los datos del punto de trabajo y de acuerdo a las leyes de voltaje de Kirfchoff se tienen las formulas: Para hallar Rs se requiere de la siguiente formula: VGS = -Id * Rs Reemplazando valores -0.787 = -6.56 E-3* Rs Rs = 510 [] valor comercial 120 [] Ahora para hallar Rd se sigue de la siguiente forma Vdd = ID * Rd + VDSQ + VG Reemplazando valores: 20 = 6.56 E-3 * Rd + 14.8 + 0.787 Rd = 3.15 [k] valor comercial 3.3 [K] Por lo tanto: Rg=1 Meg Rs = 120 [] Rd = 3.3 K[]

**** JFETS NAME J_J1 MODEL J2N3819 ID 6.56E-03 VGS -7.87E-01 VDS 1.48E+01 GM 5.95E-03 GDS 1.43E-05 CGS 1.95E-12 CGD 5.79E-13 Estos valores nos ayudaran a calcular valores como RL y Cx mas adelante, por eso es muy importante mencionar esta opcin del SPICE. CALCULO DE RL Para los clculos a realizar en la obtencin de RL se realizara un anlisis en frecuencias medias, se toma las siguientes consideraciones: Capacitares C1, C2 y Cs se toman como cortocircuitos y Cx como circuito abierto. Para el clculo de RL debemos tomar en cuenta en circuito hibrido equivalente, es cual es el siguiente:

Figura 9. Equivalente Hibrido del JFET Clculos: Vout = - (gm * Vgs)* ((Rd * RL) / (Rd + RL)) Vgs = (Vi* Rg) / (Ri +Rg) = Vi Como se indico la ganancia a obtener es de 13 [dB] Av [dB] = 20 log Av(lineal) Por tanto: Av(lineal) = 4.46 Av = Vout / Vi = 8.913 Av = -(Rd * RL *gm) / (Rd + RL) = 8.913

Remplazando valores y despejando RL RL = 2.1 [K] Valor comercial => RL= 2.2 [K] CALCULO DE C1 De la Figura 10 podemos ver que para encontrar el capacitor C1 se realizar un anlisis en bajas frecuencia tomando como tal 1 [Hz], por tanto en esta condicin tenemos: Cs y Cx circuitos abiertos.

Figura 10. Para obtener capacitancias la relacin a seguir es: C = 1 / (2 f Req) Donde Req es la resistencia equivalente que ve el capacitor y f es la frecuencia deseada. Clculos: f = 1 [Hz] Req = Rg + Ri = 1000600 [] Como Rg >> Ri, Req = Rg. Por tanto: C1 = 1 / (2 f Req) = 15.8 [nF] valor comercial C1= 15 [nF] CALCULO DE C2 Para el calculo de C2, se realiza un anlisis en bajas frecuencias considerando como tal 10 [Hz]. Para ello tomamos lo siguiente: Cs, Cx son circuitos abiertos, aplicando esto tenemos el nuevo circuito hibrido de la Figura 11, se reemplazan las fuentes de tensin por corto circuito y las fuentes de corriente por circuito abierto, por razones de simplicidad no se considera rds (resistencia drenador source).

Figura 11. Clculos: f = 10 [Hz] Req = Rd + RL = 7800 [] C2 = 1 / (2 f Req) = 2.04 [F] Valor comercial C2= 2.2 [F]

CALCULO DE Cs Para hallar Cs, tambin trabajamos en frecuencias bajas, pero con una f =100 [Hz], as que C1 y C2 son considerados cortocircuito y a Cx como circuito abierto. Aplicando estas nuevas consideraciones al circuito equivalente total el resultado es el circuito hibrido de la Figura 12, se reemplazan las fuentes de tensin por corto circuito y las fuentes de corriente por circuito abierto.

Figura 12. Clculos: f = 100 [Hz] Rb = [ (Rd*RL) / (Rd+RL) ] + Rds Rds Porque: Rds >> Rd (Rb*Rs) / (Rb+Rs) Rs Porque: Rb >> Rs Req = Rs = 120 [] Cs = 1 / (2 f Req) = 2.8 [F]

valor comercial Cs= 2.7 [F] CALCULO DE Cx Ahora en el anlisis de Cx se lleva a cabo en frecuencias altas; pero el mismo se vara ya que en altas frecuencias en el transistor aparecen lo que llamamos las capacitancias parsitas entre las terminales Gate-Source, Source-Drain y Drane-Gate (Cgs, Cds, Cgd), por tanto estas influyen en la determinacin de nuestro capacitor. Tambin debemos tomar otras consideraciones como C1, C2 y Cs son corto circuitos y como siempre se debe reemplazar las fuentes de tensin por corto circuito y las fuentes de corriente por circuito abierto. Para el dimencionamiento tomamos f = 300K [hz] y el circuito a considerar es el siguiente:

Figura 13. Gracias al teorema de Miller el capacito Ca puede ser descolado en dos capacitares los cuales sern Cb y Cd donde: CM1 = (Cx + Cgd) * (1 - Av) CM2 = (Cx + Cgd) * [1 (1 / Av)] As si volvemos a dibujar el circuito tendremos lo siguiente:

Figura 14. Clculos: 2 f = 1/( ( CM2 + Cds ) * ( Rds // Rd // Rl ) )

CM2 = 1.6794 E-10 Cx = 450.16 E -12 valor comercial se toma Cx = 150 [pF] CIRCUITO FINAL Una vez que se han calculado todos los componentes necesarios para armar el circuito, debemos proceder a implementarlo en Pspice, para poder simularlo y verificar si cumple o no con las condiciones deseadas (ganancia y ancho de banda), el circuito final se muestra en la figura 15.

Figura 15. CALCULO DE LOS PARAMETROS DE LA MATRIZ CADENA

Para R L circuito abierto:

A=

Vin | I =0 Vout out

C=

I in | I =0 Vout out

El circuito equivalente ser:

PARMETRO A: Sacamos las ecuaciones: Vout= gm*Rd//ro*Vgs ; ademas sabemos que Vgs=Vi*[Rg/(Rg+Ri)] Entonces: A= Vi/Vout por lo tanto A= [1+(Rd/ro)]/[gm*Rd] PARMETRO C: Sacamos las ecuaciones: Ii= Vi/(Ri+Rg) ; ademas sabemos que Vgs=Vi*[Rg/(Rg+Ri)] Entonces: C= Ii/Vout por lo tanto C= [1+(Rd/ro)]/[gm*Rd*Rg]

Para R L corto circuito:

B=

Vin |V =0 I out out

D=

I in |V =0 I out out

El circuito equivalente ser:

PARMETRO B: Sacamos las ecuaciones: Iout= gm*Vgs ; ademas sabemos que Vgs=Vi*[Rg/(Rg+Ri)] Entonces: B= Vi/Iout por lo tanto B= 1/gm PARMETRO D: Sacamos las ecuaciones: Iout= gm*Vgs ; ademas sabemos que Vgs=(Rg+Ri)*Ii=Rg*Ii Entonces: D= Ii/Iout por lo tanto C= 1/(gm*Rg) INFORME 1. Mostrar los resultados tanto tericos como prcticos en una tabla

BJT PARAMETROS Av BW fcl(bajas) fch(altas) A B C D FET PARAMETROS Av BW fcl(bajas) fch(altas) TEORICOS 14.5 550Khz 1Khz 501Khz PRACTICOS 14.6 555Khz 1.1Khz 526Khz TEORICOS 14.5 550Khz 1Khz 501Khz 0.015 68.32 88.53 29.93m 66.67 0.019 11.29k 35.8 PRACTICOS 14.6 588Khz 1.1Khz 526Khz 10m 64.6 1u 7.1m 100 0.015 1M 140.8

A B C D

0.088 257 0.15u 0.51m 11.36 0.004 6k 1.9m

85m 257 0.1u 0.5m

2. Realizar una descripcin del comportamiento con pequea seal de los circuitos de las figuras 1 y 2. El circuito de al figura es un amplificador cuya polarizacin del BJT es mediante divisor de voltaje, Los capacitares Cs,Cc y Ce son los que determinaran la respuesta en baja frecuencia pero al que sera determinante en la frecuencia de corte en bajas frecuencias sera el capacitor Ce. El capacitor Ci es el que determinara la respuesta del circuito en altas frecuencias determinando la frecuencia de corte en altas frecuencias. La ganancia de voltaje esta influenciado con el efecto que dara el resistor Re1 siendo determinante en el diseo para la ganancia adecuada. En frecuencia medias los capacitores Cs,Cc y Ce se comportan como corto circuito no asi el capacitor Ci. La resistencia de carga RL va acorde con la ganancia que se le quiere dar al circuito. 3. Explicar con detalle los errores observados. Tomar como base el anlisis de monte carlo. Los errores observados se deben a que en la practica se utilizaron valores comerciales que hicieron variar en algo la ganancia de voltaje y las frecuencias de corte en bajas y altas frecuencias. Adems de eso los componentes fsicos del sistema no son ideales y presentan un margen de error que tambin afectaran a los resultados obtenidos en la practica. Otra causa de la presencia de errores es que el transistor utilizado Q2N3904 se venden con betas no constantes pudiendo variar de un transistor a otro que tambin provocara resultados no precisos. Otro aspecto que lleva a os errores es que existe la presencia de ruido en la entrada al sistema que tambin influenciara a que existiera errores. 4. Detallar las conclusiones a las que arrib al trmino del laboratorio.

Al trmino de la prctica se pudo observar que el circuito BJT con polarizacin mediante divisor de voltaje tiene su frecuencia de corte en bajas influenciada por el capacitor Ce y su frecuencia de corte en altas influenciada por el capacitor Ci. La ganancia de voltaje esta influenciado grandemente por el resistor Re1 ,y por la resistencia de carga RL. Adems se pudo aprender que un transistor bajo ciertas condiciones se puede comportar como un nullor volviendo sus parmetros de la matriz cadena A,B,C y D lo mas pequeo que sea posible para que sus inversas de la matriz cadena tienda al infinito. Tambin se aprendi el uso del Pspice que es una herramienta muy til para el anlisis de Circuitos mediante graficas de toda ndole. CONCLUCIONES Podemos concluir que es muy importante la determinacin de los puntos de trabajo tanto para el BJT como para el FET seguidamente en el circuito determinar una buena polarizacin para que nosotros podamos tener una ganancia y un ancho de banda que se nos otorg para la prctica del FET y BJT para la determinacin de los parmetros de la matriz cadena es importante tomar en cuenta todos los capacitores que estos estn bien por q depender tambin de eso el resultado obtenido. BIBLIOGRAFIA Schilling Belove : Circuitos Electrnicos, Discretos e Integrados Dpto. Sistemas Electrnicos y Control EUIT de Telecomunicacin Universidad Politcnica de Madrid Internet