Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
LENGUAJES DE DESCRIPCIN DE HARDWARE
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
METODOS PARA DESCRIBIR CIRCUITOS LGICOS
Descripcin verbal Tablas de verdad Diagrama esquemtico Expresiones del lgebra booleana Diagrama de tiempos Lenguajes de descripcin de hardware (HDL)
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
Ejemplo
Representar un circuito digital que capaz de controlar un indicador de advertencia del cinturn de seguridad un automvil
Descripcin verbal
Expresin booleana
luz _ advertencia conductor _ presente c int uron _ enganchado int eruuptor _ encendido
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
Ejemplo
Diagrama Esquemtico
Diagrama de tiempos
Tabla de verdad
Hardware Description Language Permite
Lenguajes de descripcin de hardware - HDL
Describir circuitos digitales complejos mediante lenguaje basado en texto Disear e implementar circuitos digitales complejos
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
Un HDL estandarizado por el IEEE es el VHDL
VHSIC (Very High Speed Integrated Circuit ) Description Language.
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
Concurrente Vs Secuencial
Lenguaje de descripcin de hardware Lenguaje para programar un dispositivo Hardware Instrucciones ejecutadas en forma concurrente (todas al mismo tiempo) La velocidad en la ejecucin del programa depende slo de la rapidez del circuito digital y de los retardos de propagacin de las seales de salidas que responden a las seales de entrada Un cjto de mecnicos haciendo en paralelo todas las tareas Lenguajes de computadoras Lenguaje para programar un dispositivo Software Instrucciones ejecutadas en forma secuencial La velocidad en la ejecucin del programa depende de la velocidad de la computadora
EJEMPLO: Parada en boxes de autos de carrera Un solo mecnico haciendo todas las tareas en forma secuencial. El tiempo en boxes depende de la rapidez de la persona
CONCLUSION: Los lenguajes HDL se implementan en forma similar a los lenguajes de computadoras (BASIC, C, JAVA) pero son de comportamientos muy diferentes.
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
Formato del HDL
Formato de archivos HDL
Documentacin
Comentarios que no generan hardware
Definicin de bibliotecas
Definicin de tipos de datos Permite diseos jerrquicos
Documentacin
Definicin de bibliotecas Definicin de E/S Descripcin Funcional
Definicin del componente.
Definicin de E/S
Descripcin lgica del componente
Descripcin funcional
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
VHDL
Librera Definicin Componente: Entidad
Descripcin funcional: Arquitectura Elementos esenciales en VHDL Libreras: Modo -> IN, OUT, INOUT, BUFFER Tipo -> BIT, BIT_VECTOR, STD_LOGIC, STD_LOGIC_VECTOR, INTEGER, CHARACTER
Diseo de Sistemas Embebidos en FPGA Curso de Posgrado Facultad de Ciencias Exactas y Tecnologa UNT.
Esquema de la arquitectura VHDL
Parte declarativa: Seales intermedias Componentes Tipo Cuerpo de la arquitectura:
Operadores Declaraciones concurrentes Declaraciones secuenciales
Diseo de Sistemas Embebidos en FPGA Curso de Posgrado Facultad de Ciencias Exactas y Tecnologa UNT.
Operadores VHDL
lgicos And OR Xor NAND NOR not S1 <= A AND B AND C; S1 <= A OR B OR C; S1 <= A XOR B XOR C; S1 <= (A nand B) nand C; S1 <= (A NOR B) NOR C; S1 <= NOT A;
aritmticas + --> suma --> resta * --> multiplicacin / --> divisin ** --> potenciacin abs --> valor absoluto
relacionales = --> igual /= --> distinto < --> menor <= --> menor o igual > --> mayor >= --> mayor o igual
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
VHDL. Seales intermedias
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
Software de desarrollo:
Software de referencia: MAX+PLUS II de Altera Descarga: https://www.altera.com/download/legacy/maxplus2/dnl-student.jsp Licencia: http://www.altera.com/download/licensing/lic-choose.html Permite: Describir un sistema digital mediante:
HDL: VHDL, AHDL, Verilog Diagrama esquemtico Formas de ondas
Compilar Verificar Programar
DISEO JERARQUICO
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
Representacin de datos en HDL
Designacin de sistemas numricos en HDL
Arreglos de bits/vectores de bits
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
Bibliotecas (Libreras)en VHDL
Libraries Elementos Fundamentales del VHDL
Normalizadas Tipos de datos predefinidos Definidas por el usuario Elementos definidos por el diseador Se usan para diseo jerrquico Sintaxis
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
Tipos de datos en VHDL .Biblioteca IEEE
STD_LOGIC : Tipo predefinido en el estndar IEEE 1164. Este tipo representa una lgica multivaluada de 9 valores. Adems del 0 lgico y el 1 lgico, posee alta impedancia Z, desconocido X sin inicializar U entre otros. Igual que se permite crear un vector de bits se puede crear un vector de std_logic, STD_LOGIC_VECTOR. Para poder utilizar el tipo std_logic hay que aadir la librera que lo soporta. use ieee.std_logic_1164.all Para poder utilizar las funciones aritmeticolgicas definidas (suma, resta, multiplicacin) use ieee.std_logic_arith.all Si los vectores estn en representacin binaria pura use ieee.std_logic_unsigned.all Los vectores estn en CA2 use ieee.std_logic_signed.all
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
Tipos de datos comunes en VHDL .Biblioteca IEEE std_logic_1164 de VHDL
Tipo de datos Declaraciones de ejemplo
Posibles valores
Uso
BIT
y: OUT BIT;
0, 1 0, 1, Z, X,
Y <= 0
STD_LOGIC
Control: STD_LOGIC
Control <= Z;
BIT_VECTOR
datos_bcd: BIT_VECTOR (3 DOWNTO 0);
0101, 0000, 1001
Digito <= datos_bcd
STD_LOGIC_VECTOR
dbus: STD_LOGIC_VECTOR (3 DOWNTO 0);
0Z1X
IF rd=0 then dbus <= ZZZZ
INTEGER
SIGNAL m: INTEGER RANGE
-32 TO 31
-32, -2, -1, 0, 1,2, , 31
IF m>5 THEN
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
Diagrama bsico de un proceso de diseo
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
Tablas de verdad mediante el uso de HDL
Una tabla de verdad relaciona las salidas de un circuito con cada una de las posibles combinaciones de sus entradas Ejemplo: Disear un circuito lgico que tenga 3 entradas A,B y C cuya salida est en alto cuando haya mayora de 1 en sus entradas A 0 0 B 0 0 C 0 1 Y 0 0
0
0 1 1 1 1
1
1 0 0 1 1
0
1 0 1 0 1
0
1 0 1 1 1
Diseo Lgico I Facultad de Ciencias Exactas y Tecnologa UNT.
Tablas de verdad mediante el uso de VHDL Definicin Concurrente
Sintaxis: Selected Signal Assignment
EQUIVALENTE A UN CASE
Ejemplo en VHDL:
