Scribd
Cargar
130 vistas4 páginas

Diseño de Inversores CMOS: Informe Final

El documento presenta los diseños de layout (esquemas de circuitos integrados) de varios inversores CMOS realizados por los estudiantes Joseph Walther Cahuín Medina. Incluye layouts e ilustraciones de las entradas y salidas de inversores simples y circuitos lógicos más complejos como parte de un informe para el curso de Microelectrónica de la Facultad de Electrónica de la Universidad Nacional Mayor de San Marcos en Perú.

Cargado por

Joseph Cahuin Medina
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
130 vistas4 páginas

Diseño de Inversores CMOS: Informe Final

El documento presenta los diseños de layout (esquemas de circuitos integrados) de varios inversores CMOS realizados por los estudiantes Joseph Walther Cahuín Medina. Incluye layouts e ilustraciones de las entradas y salidas de inversores simples y circuitos lógicos más complejos como parte de un informe para el curso de Microelectrónica de la Facultad de Electrónica de la Universidad Nacional Mayor de San Marcos en Perú.

Cargado por

Joseph Cahuin Medina
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd

Universidad Nacional Mayor de San Marcos. Facultad de electrnica.

Microelectrnica. Ing R. Alarcn. Pgina 1



INFORME FINAL N 1
DISEO DE INVERSORES CMOS
(LAYOUTS)

Alumno: Cahun Medina, Joseph Walther.
Cdigo: 10190059.
Horario: martes de 2 a 4 p.m.

FIG 2. LAYOUT DEL INVERSOR.

FIG 3. ENTRADA Y SALIDA DEL INVERSOR CMOS. (------- Vgate ------- Vout)
Universidad Nacional Mayor de San Marcos. Facultad de electrnica.

Microelectrnica. Ing R. Alarcn. Pgina 2


LAYOUT CMOS DE LA FIG 1.


FIG 6. ENTRADAS Y SALIDAS DEL CMOS DE LA FIG 1.
(----- S ----- Vin1 ------- Vin2 ------- SALIDA)
Universidad Nacional Mayor de San Marcos. Facultad de electrnica.

Microelectrnica. Ing R. Alarcn. Pgina 3


Fig 8. Layout del circuito de la figura 2.

Fig 9. Entradas y salidas del CMOs de la figura 2.
(----- a ----- b ------- c ------- c(n+1))
Universidad Nacional Mayor de San Marcos. Facultad de electrnica.

Microelectrnica. Ing R. Alarcn. Pgina 4


Fig11. Layout del circuito de la figura 3.

Fig12. Salidas y entradas del circuito de la fig 3.
(----- Va ----- Vb ------- Vc ------- Vd -------OUT1 ------- OUT2)

También podría gustarte