「writing and arithmetic」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Arithmetic processing is performed such that '1' is added when performing writing into an EEPROM 15, and arithmetic processing is performed such that '1' is subtracted when performing the reading from the EEPROM 15.例文帳に追加

ＥＥＰＲＯＭ１５に書き込む際、“１”を加算するように演算処理し、ＥＥＰＲＯＭ１５に読み出す際、“１”を減算するように演算処理する。 - 特許庁

To achieve writing control for every vector element, and to achieve highly flexible writing in a processor having a plurality of arithmetic units operable in parallel.例文帳に追加

並列動作可能な複数の演算ユニットを有するプロセッサにおいて、ベクトル要素毎に書き込み制御可能で自由度の高い書き込みを可能とすること。 - 特許庁

The writing board device (1, 20) is made of a non-absorbable material and has a surface arithmetic mean roughness Ra of 1 or more and below 5 and further has a writing board member (4, 38) for a predetermined solid drawing material.例文帳に追加

筆記板装置(1,20)は、非吸収材料で作られ、表面算術粗さＲａが１以上５未満である、所定の固形状描画材用の筆記板部材(4,38)を有している。 - 特許庁

An arithmetic process part 601 reads the images from the storing parts 602 and 603 from one that is finished with the writing operation, and it executes an arithmetic process for applying predetermined image processing.例文帳に追加

演算処理部６０１は、記憶部６０２，６０３のうち、書き込み動作が終了したものから画像を読み出し、所定の画像処理を施すための演算処理を実行する。 - 特許庁

To provide a memory writing device capable of reducing communication errors, and performing a high speed writing processing by preliminarily changing the communicating speed of a plurality of arithmetic units on a network, and performing writing processing in a memory.例文帳に追加

ネットワーク上にある複数の演算装置の通信速度を予め変更してからメモリへの書き込み処理を行うことによって、通信エラーを減らすとともに高速な書込処理を行うことのできるメモリ書込装置を提供する。 - 特許庁

Due to the spread of Terakoya (Temple elementary schools during the Edo period) and Hanko (a domain school), reading, writing and arithmetic penetrated widely, and in addition to Confucianism recommended by the bakufu, natural science including herbalism developed. 例文帳に追加

寺子屋や藩校の普及により読み書き算盤が広く浸透し、幕府奨励の儒学のほかに本草学などの自然科学が育った。 - Wikipedia日英京都関連文書対訳コーパス

To reduce a load applied to an arithmetic device, and to reduce a time necessary for writing and reading of cache data.例文帳に追加

演算装置に加わる負荷を小さくすることができ、キャッシュデータの書込み及び読出しに必要な時間を短くすることができるようにする。 - 特許庁

The first and second threads 11 and 12 include inputting operations 111 and 121 for reading data stored in a third memory 3, arithmetic operations 112 and 122 for performing an arithmetic operation on the basis of the data without performing the inputting operations again, and outputting operations 113 and 123 for writing data obtained by the arithmetic operations in the third memory 3.例文帳に追加

第１及び第２スレッド１１，１２は、第３メモリ３に記憶されたデータを読み込む入力動作１１１，１２１と、入力動作を再度行なうことなく、そのデータに基づき演算する演算動作１１２，１２２と、演算動作によって得られたデータを第３メモリ３に書き込む出力動作１１３，１２３とを含む。 - 特許庁

In this period, local lords and local clans considered it indispensable to acquire skills of reading, writing, and arithmetic for the management of their territories. 例文帳に追加

この時代は、地方の国人衆や土豪層においても所領経営のためには読み・書き・計算などが必要と考えられるようになった時代でもあった。 - Wikipedia日英京都関連文書対訳コーパス

When writing UII data in the RFID tag 100, a user who desires to secure the validity of the UII data encrypts the RFID identification information and UII data, and prepares encryption arithmetic result data, and stores the encryption arithmetic result data in a USER bank in the RFID tag 100.例文帳に追加

UIIデータの正当性を保証したい利用者は、RFIDタグ１００にUIIデータを書き込む時に、RFID識別情報とUIIデータを暗号化して暗号演算結果データを作成し、暗号演算結果データをRFIDタグ１００内のUSERバンクに格納する。 - 特許庁

The ring buffer configuration conducts control of sequentially writing data and control of sequentially reading data required for a succeeding arithmetic operation.例文帳に追加

このリングバッファ構成において、データを逐次的にライトする制御、及び、次の演算時に必要なデータを逐次的にリードする制御を行う。 - 特許庁

A programmable controller to which a memory for performing reading and writing by every bit is connected is constituted so that a memory writing instruction can be executed by executing each arithmetic operation simultaneously with one time memory reading.例文帳に追加

１ビットごとに読み書きするメモリを接続したプログラマブルコントローラにおいて、メモリ１回の読み出しと同時に、それぞれの演算を行なってメモリ書込み命令を実行するよう構成したものである。 - 特許庁

The processing device in this invention is constituted with a memory unit which can store data, a butterfly arithmetic processing part to perform plural of butterfly arithmetic processing and a processing part to reassemble bits in reverse order which writes result of the plural butterfly arithmetic processing by the butterfly arithmetic processing part into a memory address reassembled in reverse bit order without writing the results of the butterfly arithmetic processing into the memory address in processing sequence.例文帳に追加

本発明の処理装置は、データを記憶可能なメモリと、複数のバタフライ演算処理を行うバタフライ演算処理部と、バタフライ演算処理部による複数のバタフライ演算処理の結果を処理順のメモリのアドレスに書き込まず、ビット逆順の並び替えを行ったメモリのアドレスに該バタフライ演算処理の結果を書き込むビット逆順並び替え処理部とを有する。 - 特許庁

A characteristic that the arithmetic speed of the dynamic memory is high and the number of times of erasure and writing is not restricted allows reduction of the computer start time and securement of the service time of the memory device.例文帳に追加

ダイナミックメモリの演算速度は高速であり、消去書き込み回数の制限がないという特性により、コンピュータ起動時間の短縮に加え、メモリデバイスの使用寿命も確保できる。 - 特許庁

This data processor 20 defines, when determining the address of the first data reading position in an annular buffer 5, a value calculated by adding the number of memories of a surplus area 51 to the value of the next writing position on the annular buffer 5 connected to a next writing position register 4 as the first arithmetic data reading position, and successively reads out the arithmetic data from the first arithmetic data reading position.例文帳に追加

データ処理装置２０は、環状バッファ５における最初のデータ読出位置のアドレスを決定する際に、次回書込位置レジスタ４に格納されている環状バッファ５上の次回書込位置の値に対し、余剰エリア５１のメモリ数を加算した値を最初の演算データ読出位置とし、この最初の演算データ読出位置から演算データを順次読み出すことを特徴とする。 - 特許庁

The bit arrangement circuit 11 stores the correspondence table of the register bit addresses of the respective registers 10-0 and 10-n and the instruction bit addresses of addresses whose reading and writing are instructed from an arithmetic unit.例文帳に追加

ビット配置回路１１は、各レジスタ１０−０〜１０−ｎのレジスタビットアドレスと、演算ユニットから読み出し及び書き込みの指示があるアドレスの指示ビットアドレスとの対応テーブルを記憶している。 - 特許庁

An FFT arithmetic unit comprises a plurality of memory banks 31-1 to 31-4 allowing simultaneous writing of a plurality of data in a specified address in a form of overwriting or simultaneous reading, an FFT arithmetic circuit 20, and an FFT memory control circuit 40.例文帳に追加

ＦＦＴ演算装置は、指定されたアドレスに複数のデータを上書きの形で同時に書き込み又は同時に読み出せる複数個のメモリバンク３１−１〜３１−４と、ＦＦＴ演算回路２０と、ＦＦＴメモリ制御回路４０とを備えている。 - 特許庁

To provide a parallel arithmetic unit used for picture processing capable of selecting optional reading/writing form in either a frame form and a field form, picture CODEC and the like.例文帳に追加

画像処理用の並列演算装置において、メモリに配置してある画像に対して、異なる形式（フレーム形式／フィールド形式）で読み出しを行う場合、プログラムの切り替えや、ＤＭＡの発行が必要になる。 - 特許庁

An arithmetic processing part 20 for a write error generating ratio in the past finds an average error generating ratio at the time of writing on the basis of the cumulative values of write processing numbers and write error correcting numbers.例文帳に追加

過去の書き込みエラー発生率演算部２０は、書き込み処理数の累計値と書き込みエラー訂正数の累計値とに基づいて書き込み時の平均エラー発生率を求める。 - 特許庁

This electronic dictionary is characterized in disposing a writing material part in the tip of a cylindrical body and incorporating an electronic dictionary part comprising, at least, an arithmetic function part, a storage function part, a display function part, an input function part, and a power supply part in a cylindrical body in the rear part of the writing material part.例文帳に追加

筒状体の先端に筆記用具部を配し、筆記用具部後方の筒状体に少なくとも演算機能部、記憶機能部、表示機能部、入力機能部、電源部からなる電子辞書部を組み込んであることを特徴とする電子辞書を供する。 - 特許庁

Further, the writing and drawing image pickup device includes a coefficient arithmetic unit 17 which outputs a coefficient which is smaller than 1 when a luminance value of the image data on the writing and drawing document exceeds a predetermined value, and a multiplication unit 18 which multiplies values of the respective pixels of the image reflection correction data before being input to the subtraction unit 20 by the coefficient.例文帳に追加

さらに、書画撮像装置は、書画原稿の画像データの輝度値が所定値を上回るときに、１より小さい係数を出力する係数演算部１７と、減算部２０に入力される前の写り込み補正用データの各画素の値に係数を乗算する乗算部１８とを備える。 - 特許庁

The second processor 3 has: a first register 26 storing the vector arithmetic parameter; a scalar processor 31 writing the vector arithmetic parameter into the first register 26 according to an instruction designated from the first processor 2; and one or more vector processors 32, 33 executing the instruction designated by the first processor 2 based on the vector arithmetic parameter stored in the first register 26.例文帳に追加

第２のプロセッサ３は、ベクトル演算用パラメータを格納する第１のレジスタ２６と、第１のプロセッサ２から指定された命令に従って、第１のレジスタ２６にベクトル演算用パラメータを書き込むスカラプロセッサ３１と、第１のプロセッサ２により指定された命令を、第１のレジスタ２６に格納されたベクトル演算用パラメータに基づいて実行する１以上のベクトルプロセッサ３２，３３とを有する。 - 特許庁

Reading, writing of the input buffer memory 112 and output buffer memory 113 are controlled by a DMA 114 according to the processing state of the processor 111 and the data input/output is performed even during the arithmetic processing of the processor 111.例文帳に追加

ＤＭＡ１１４は、入力バッファメモリ１１２、出力バッファメモリ１１３の読み出し、書き込みをプロセッサ１１１の処理状況に応じて制御し、プロセッサ１１１の演算処理中でもデータの入出力が行われるようにする。 - 特許庁

It was under the control of Shikibu-sho (the Ministry of Ceremonial), and there were two main subjects such as Myogyo-do (Keisho), Sando (arithmetic) plus two auxiliary subjects such as Ondo (pronunciation of Chinese) and calligraphy (Daigakuryo) (the way of writing); later, Kidendo (in vernacular terms, 'Monjodo (Literature)' and Myobodo (law) were added. 例文帳に追加

式部省の所管で、明経道（経書）、算道（算術）および副教科の音道（中国語の発音）、書道_(大学寮)（書き方）の四学科があり後に紀伝道（通称「文章道」、中国史・文章）と明法道（法律）が加わった。 - Wikipedia日英京都関連文書対訳コーパス

Thereby, even if the error occurs when writing the data into the EEPROM 15, the arithmetic processing is performed such that '1' is subtracted when reading the data of the EEPROM 15, and the reading it as the data allowing the control can be performed.例文帳に追加

これにより、ＥＥＰＲＯＭ１５にデータを書き込む際、エラーが生じても、ＥＥＰＲＯＭ１５のデータを読み出す際、“１”を減算するように演算処理され、制御が実現可能なデータとして読み出すことができる。 - 特許庁

An arithmetic processing unit(APU) 20 executes data writing in the flash memory 24 through a bus line 25, and in the case of writing data when a battery 1 is detached, power supply to external equipment such as an external data reader 30 and a communication equipment 40 is stopped and the external equipment side of the bus line 25 is set up to high impedance.例文帳に追加

また、フラッシュメモリ２４へのデータの書き込みは、演算処理装置２０において、バスライン２５を介して行われ、バッテリ１が外されてデータの書き込みを行うときに、外部データ読み取り装置３０、通信装置４０などの外部機器に電源供給を行わないようにするとともに、バスライン２５の外部機器側をハイインピーダンスにする。 - 特許庁

Fudekozuka is a mound or a memorial tower built by the students of terakoya (private elementary school) or kajuku (private school) which were educational institution for common people in the Edo period, to the memory of their late teacher who taught them reading, writing, arithmetic and other practical arts. 例文帳に追加

筆子塚（ふでこづか）とは、江戸時代に庶民の教育機関であった寺子屋や家塾で、読書算や実務教育を教わった教え子が、師匠が死んだ際にその遺徳を偲んで、建てた墓である塚、または供養塔。 - Wikipedia日英京都関連文書対訳コーパス

An arithmetic circuit 48 calculates the points issued this time from the inputted sales amount, updates the number of accumulated points, rewrites the accumulated point printing column of the point card 14 by a writing device 46 and updates information in a magnetic recording part.例文帳に追加

演算回路４８は、入力された売り上げ金額から今回発行するポイントを計算し、累計ポイント数を更新し、書込み装置４６によりポイントカード１４の累計ポイント印字欄を書き換えさせ、磁気記録部の情報も更新させる。 - 特許庁

The processing to be performed in the arithmetic processor by each effect processing is an operation for subjecting a plurality of the wavelength samples of the corresponding waveform buffers to the prescribed effect processing and for writing the waveform samples after the processing to the corresponding waveform buffers.例文帳に追加

各エフェクト処理ソフトウェアによって演算処理装置で実行される処理は、対応する波形バッファの複数波形サンプルに対して所定のエフェクト処理を施し、処理後の波形サンプルを対応する波形バッファに書き込むものである。 - 特許庁

In a node 1-F, the distributed shared memory 1-C is carried out writing/reading by an arithmetic unit and a memory address is set to the virtually/physically same address as that inside another node connected to a network 1-I.例文帳に追加

ノード１−Ｆにおいて、分散共有メモリ１−Ｃは、演算装置によって書き込みまたは読み出しが行われ、メモリ番地がネットワーク１−Ｉに接続された他のノード内のメモリ番地と仮想的或いは物理的に同一とされている。 - 特許庁

The bit arrangement circuit 11 of the register unit 20 receives a writing command and the data from the arithmetic unit, and separates the data by every bit, and generates data for storage by rearranging the data in the relation of the correspondence table, and stores the data in the register bit addresses of the registers 10-1 to 10-n shown by the correspondence table.例文帳に追加

レジスタユニット２０のビット配置回路１１は、演算ユニットから書き込み指令とそのデータを受信すると、そのデータをビット毎に分離して、対応テーブルの関係になるようにデータを並べ替えた記憶用データを生成し、このデータを対応テーブルに示されたレジスタ１０−０〜１０−ｎのレジスタビットアドレスに記憶する。 - 特許庁

When the recording power in relation to a speed almost equal to a recording linear speed is not being stored in the recording power storage part 110, the power initial value is calculated and set by the arithmetic operation from the optimum recording power obtained by a trial writing control part 105 and the linear speed at the restart time of recording operation.例文帳に追加

また、記録パワー記憶部１１０に記録線速度とほぼ等しい速度に関連付けられた記録パワーが記憶されていないとき、試し書き制御部１０５が得た最適記録パワーと記録再開時の線速度からパワー初期値を演算により算出して設定する。 - 特許庁

By segmenting processing software having the same interface as a software component performing network communication and reading/writing data of the storage area shared by the plurality of arithmetic devices into a component, the transfer of the data by the shared storage area is handled as one of communication physical layers, and the control system is constructed.例文帳に追加

ネットワーク通信を行うソフトウェア部品と同じインターフェースを有し、前記複数演算装置が共有する記憶領域のデータの読み書きを行う処理ソフトウェアを部品化することで、共有記憶領域によるデータの授受を通信物理層のひとつとして扱い、制御システムを構築する。 - 特許庁

In a recording power arithmetic circuit 13, the decision of the test write power for the trial writing in a test track of a magneto-optical disk 2 and the calculation of the actual recording power in each zone of the magneto-optical disk 2 based on the test write power are carried out by the control of a drive controller 11.例文帳に追加

ドライブコントローラ１１の制御により記録パワー演算回路１３では、光磁気ディスク２のテストトラックにおける試し書き用のテストライトパワーの決定と、テストライトパワーに基づく光磁気ディスク２の各ゾーンにおける実際の記録パワーの演算とを実行する。 - 特許庁

The arithmetic processing unit assigns a partial area of the memory as a ring buffer to each of the plurality of processing nodes, and writes the operation result into the memory while circulating data writing locations in units of memory areas corresponding to the amount of operation result in the processing units.例文帳に追加

そして、演算処理装置は、複数の処理ノードの各々に対してメモリの部分領域をリングバッファとして割り当て、上記処理単位の演算結果の量に対応したメモリ領域を単位としてデータの書き込み先を循環させながら、上記演算結果をメモリに書き込む。 - 特許庁

In writing data in the memory cell of a memory address Addr01 in an EEPROM 7 as a memory, an error inspection circuit 8 generates an error detection code different according to the memory address Addr01 by the arithmetic operation of the data error detection code of the data and the address error code of the memory address Addr01.例文帳に追加

データをメモリとしてのＥＥＰＲＯＭ７における例えばメモリアドレスAddr01のメモリセルに書き込む場合、誤り検査回路８において、そのデータのデータ誤り検出符号と、メモリアドレスAddr01のアドレス誤り符号との演算により、メモリアドレスAddr01に応じて異なる誤り検出符号を生成する。 - 特許庁

Opposed to the thought-provoking education policy of the Meiji government that had been in place since the Government Order of Education in Japan, Kyogaku Seishi wanted to return to the type of Confucian-centered educational system that had been pursued prior to the Meiji period; he believed that just practical learning with the main focus on reading, writing and arithmetic combined with the teaching of Confucian-type virtues was sufficient for the masses. 例文帳に追加

学制以来の明治政府の啓蒙主義的な教育政策を否定し、明治以前の儒教中心の教育に戻すこと、庶民教育は読み書き算盤を主体とする実学と儒教的徳目育成のみで十分とする趣旨であった。 - Wikipedia日英京都関連文書対訳コーパス

When a control program executed on an optical disk control DSP (digital signal processor) 2a is in an idle state in which an operation such as access to a memory or another block and internal arithmetic operation is not performed, a reset command for shifting a flash memory 2d to a state other than writing or erasure is continuously issued to the flash memory 2d.例文帳に追加

光ディスク制御ＤＳＰ２ａ上で実行されている制御プログラムが、メモリや他のブロックとのアクセスや内部演算などの動作を行っていないアイドル状態のときは、ＦｌａｓｈＭｅｍｏｒｙ２ｄに対してＦｌａｓｈＭｅｍｏｒｙ２ｄを書き込みや消去以外の状態に遷移させるリセットコマンドを発行しつづける。 - 特許庁

The printer is provided with: an antenna means for sending an electromagnetic wave for generating a power; a data transmission/reception means for transmitting/receiving the data with the external device; a central arithmetic processing means for processing the data; and a thermal head means for additionally writing or rewriting the image data by heating, and for recording the image data on the print sheet.例文帳に追加

プリンタ装置は、電力を発生させるための電磁波を送出するアンテナ手段と、外部装置とデータの送受信をするデータ送受信手段と、データの処理を行う中央演算処理手段と、加熱により画像データを追記又は書き換えて印刷シートに記録するサーマルヘッド手段と、を有する。 - 特許庁

This image processing apparatus is provided with a line data recording means for recording input data; a data processing means for reading valid data from the recorded line data, and writing the valid data into an address at which the line data recording means records invalid data; and a filter arithmetic operating means for applying filter operation to the line data subjected to the data processing.例文帳に追加

本発明の画像処理装置は、入力データを記録するラインデータ記録手段と、記録したラインデータから有効データを読み出し、前記ラインデータ記録手段が無効データを記録したアドレスに前記有効データを書き込むデータ処理手段と、前記データ処理後のラインデータをフィルタ演算するフィルタ演算手段とを備える。 - 特許庁

A detecting means 111 detects the quantity of elongation of an intermediate transfer member (belt body) in its moving direction and an arithmetic unit 112 finds a coefficient of linear expansion from a one-round time of the intermediate transfer member, converts the coefficient of linear expansion into a superposition alignment quantity δ based upon a belt speed, and calculates the quantity of deviation in writing timing.例文帳に追加

中間転写体（ベルト体）の移動方向の伸び量を検出手段１１１で検出、演算ユニット１１２で中間転写体の１周時間から線膨張係数を求め、さらに線膨張係数からベルト速度に基づく重ね位置合わせ量δに変換、そして書込みタイミングのずれ量を算出する。 - 特許庁

To horizontally compress and expand a video signal without performing arithmetic processing nor making a readout speed different from a writing speed unlike before after a video signal is sampled and written to a temporary storage device such as a memory when the video signal is horizontally expanded or compressed and displayed on an image display device.例文帳に追加

画像表示装置に映像信号を水平方向に伸縮して表示する際に、従来は映像信号を標本化しメモリ等の一時記憶装置に書き込んだ後に演算処理を施すこと、または読み出し速度を書き込み時と変化させることなく水平方向の映像信号の圧縮伸長を実現することを目的とする。 - 特許庁

This circuit has an arithmetic means (CPU) 15 for previously calculating frequency divider control data 11 for providing a frequency dividing number corresponding to an output frequency and a frequency divider switching memory circuit 2 for writing the frequency divider control data 11 and controlling a variable frequency divider 1 by reading a frequency dividing value 10 each time an output 9 of the variable frequency divider 1 is generated.例文帳に追加

出力周波数に応じた分周数を得るための分周器制御データ１１をあらかじめ計算する演算手段（ＣＰＵ）１５と、分周器制御データ１１を書き込み、可変分周器１の出力９が発生する度に、分周値１０を読み出して、可変分周器１の制御を行う分周器切り換えメモリ回路２を有する。 - 特許庁

In the barrel 10 of the writing utensil molded by injection molding plastic, at least one end of the barrel comprises an axially slanting surface 21 and the arithmetic mean roughness (Ra) of the surface of the slanting surface 21 is ≥10 and ≤70 μm under the condition that the barrel has a portion, the inner diameter and outer diameter of which expand themselves towards this one end of the barrel.例文帳に追加

プラスチックの射出成形により形成される筆記具の軸筒10であって、その少なくとも一端が、軸方向に対する傾斜面21で構成され、前記一端に向かってその内径及び外径が拡大していく部分を有しているとともに、前記傾斜面21の表面の算術平均粗さ(Ra)が１０μｍ以上かつ７０μｍ以下であることを特徴とする。 - 特許庁

The arithmetic circuit has a memory RAM storing original image data to be referred to by the unit of a macro block being the block of prescribed number of pixels and a pattern judging block for outputting a bit shift quantity S12 required for extracting a pattern, data on whether to permit writing into a memory and data S18 showing which direction one direction of an object boundary pixel is.例文帳に追加

演算回路は、参照すべき元の画像データを所定数の画素のかたまりであるマクロブロック単位で格納したメモリＲＡＭと、パターンを抽出するために必要なビットシフト量Ｓ１２と、メモリへに書き込みを許可するか否かのデータＳ１６と、一方向がいずれの方向のオブジェクト境界画素かを示すデータＳ１８とを出力するパターン判定ブロックとを有する。 - 特許庁