「peripheral bus」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a data transfer method and its system for transferring a plurality of data bytes to a peripheral device via an input-output bus from a processor.例文帳に追加

プロセッサから入出力バスを介して周辺デバイスに複数のデータバイトを転送するためのデータ転送方法及びそのシステムを提供する。 - 特許庁

To interface data reception from an IEEE 1394 serial bus with a peripheral unit in a host system, without the need for a separate microcontroller.例文帳に追加

ＩＥＥＥ１３９４シリアル・バスからのデータ受信において、別個のマイクロコントローラを必要とせずにホスト・システム内の周辺装置にインタフェースすること。 - 特許庁

To provide an information processor and an interface circuit for effectively reducing latency when a bus mater performs access to a peripheral module such as a register.例文帳に追加

バスマスタがレジスタ等の周辺モジュールをアクセスする際のレイテンシを有効に低減する情報処理装置及びインターフェイス回路を提供すること。 - 特許庁

One end 211 of wiring 21 is connected to the power bus 2, and the other end 212 of wiring 21 is connected to a power terminal P11 from an outer peripheral side of the element 1.例文帳に追加

配線２１の一端２１１は電源バス２に接続され、配線２１の他端２１２は、素子１の外周側から電源端子Ｐ１１に接続される。 - 特許庁

Then, data specified by the interrupt signal 3a are output from the low speed bus interface 1b to the high speed bus interface 1c, and an interrupt signal 3b is output from the peripheral equipment part data look-ahead control part 1a.例文帳に追加

そして、低速バスインタフェース１ｂから高速バスインタフェース１ｃへ割り込み信号３ａによって特定されたデータが出力されて、周辺機器部データ先読み制御部１ａから割り込み信号３ｂが出力される。 - 特許庁

To provide an IDE bus peripheral device such that even when the device is connected as a slave device to a host computer without connected master devices, the device is identified as a master device by the host computer by means of IDE bus peripheral identification of the same previous host computer, and is operated as the master device.例文帳に追加

マスタ装置が接続されていないホストコンピュータにスレーブ装置として接続されている状態においても、従来と同じホストコンピュータのＩＤＥバス周辺装置認識によって、ホストコンピュータにマスタ装置として認識され、かつマスター装置として動作するＩＤＥバス周辺装置を提供することを目的とする。 - 特許庁

To provide an integrated circuit which can be operated while the operating voltages of a main device and respective peripheral devices are different from each other and eliminates the necessity to provide a level shift circuit or the like for each peripheral device in the integrated circuit in which the main device and a plurality of peripheral devices are connected by a bus.例文帳に追加

メインデバイスと複数の周辺デバイスとがバスによって接続された集積回路において、メインデバイス及び各周辺デバイスの動作電圧を相互に異ならせて動作させることができ、周辺デバイスごとにレベルシフト回路等を設ける必要がない集積回路を提供する。 - 特許庁

The USB device 20 has a peripheral equipment interface 21 to achieve an intrinsic function as peripheral equipment, a security interface 24 equipped with an ID storage part 27, an interface control part 25 to control the peripheral equipment interface 21 and the security interface 24, a USB bus interface 23, and the like.例文帳に追加

ＵＳＢ機器２０は、周辺機器としての本来の機能を実現する周辺機器インタフェース２１，ＩＤ記憶部２７を備えたセキュリティインタフェース２４，周辺機器インタフェース２１とセキュリティインタフェース２４を制御するインタフェース制御部２５，ＵＳＢバスインタフェース２３等を有する。 - 特許庁

To provide a communication memory and a peripheral apparatus capable of interfacing an interface with a standard of such communication transferring data by byte units without limiting a bus width and with any bus width even if the interface has a CPU highly developed by such a bus width of a control means with 16 or 32 bits.例文帳に追加

バイト単位でデータを転送するような通信が規格化されたインターフェースに対して、制御手段のバス幅が１６ビットや３２ビットといった高度なＣＰＵを持つものでもバス幅を制限すること無く任意のバス幅でのインターフェースを可能とする通信メモリおよびペリフェラル機器を提供することを目的とする。 - 特許庁

To provide a communication protocol with which a flow of data between a host computer and a corresponding peripheral device is controlled by the peripheral device while using a communication protocol on a serial bus to maintain synchronism to a periodic reference signal.例文帳に追加

シリアル・バス上の通信プロトコルによって、周辺デバイスがホスト・コンピュータと当該周辺デバイスとの間のデータのフローを制御し、周期的基準信号に対する同期を維持することを可能にする通信プロトコルを提供する。 - 特許庁

The register entry is arranged, at such a position that the bus master can access the register entry at a speed higher than that of the register in the peripheral modules, and includes a data holding section for holding data same as that held in the register in the peripheral modules.例文帳に追加

上記レジスタエントリは、上記バスマスタから見て上記周辺モジュール内のレジスタよりも高速アクセス可能な位置に配置され、且つ、上記周辺モジュール内のレジスタに保持されたデータと同一データが保持されるデータ保持部を含む。 - 特許庁

This device is provided with DLL consisting of a DLL peripheral circuit 400 and a variable delay line 440, a data output bus 200, a general purpose power source pad 470, a variable delay line power source pad 480, and a peripheral circuit power source pad 490.例文帳に追加

ＤＬＬ周辺回路４００と可変遅延ライン４４０よりなるＤＬＬ、データ出力パス２００、汎用電源パッド４７０、可変遅延ライン電源パッド４８０、及び周辺回路電源パッド４９０を備える。 - 特許庁

Disclosed is a system and method for booting a host device from a peripheral device via an interface such as an MMC/SD interface including a power supply terminal, a data bus having a data bus terminal, a clock line having a clock terminal, and a command line having a command terminal.例文帳に追加

電源端子と，データバス端子を備えるデータバスと，クロック端子を備えるクロック線と，コマンド端子を備えるコマンド線と，を備えるＭＭＣ／ＳＤインタフェースのようなインタフェースを介して周辺デバイスからホストデバイスをブートするシステム及び方法である。 - 特許庁

When the CPU gains access to a peripheral device connected to the high order 16-bit side of the data bus, the state of each buffer is on-off controlled according to a bus control signal, to thereby replace the high order 16-bit side of the input/output data with the low order 16-bit side thereof.例文帳に追加

ＣＰＵがデータバスの上位１６ビット側に接続された周辺デバイスにアクセスするとき、バス制御信号により各バッファの状態をオンオフ制御し、入出力データの上位１６ビット側と下位１６ビット側とを入れ換える。 - 特許庁

The information processor includes a peripheral circuit 20-3 including a register 24-4 having a plurality of bits, a data bus 12, and a CPU 11 which accesses to a specific bit of the plurality of bits of the register 24-4 through the data bus 12.例文帳に追加

本発明の情報処理装置は、複数ビットを有するレジスタ２４−４を備える周辺回路２０−３と、データバス１２と、データバス１２を介してレジスタ２４−４の複数ビットのうちの特定ビットに対してアクセスするＣＰＵ１１と、を具備している。 - 特許庁

To provide a data transfer unit which prevents PCI bus access from standing by for a long time by limiting burst length of access to a memory unit by an external device, according to the residual quantity of data temporarily stored from the PCI (peripheral components interconnect) bus.例文帳に追加

ＰＣＩバスから一時的に保管しているデータの残量に応じて、外部機器によるメモリ装置のアクセスのバースト長を制限することにより、ＰＣＩバスアクセスが長時間待機させられることを回避するデータ転送装置を提供する。 - 特許庁

To provide a communication method for a peripheral device, allowing accurate acquisition of failure of USB (Universal Serial Bus) connection, and allowing reconnection without causing a user to be aware of it.例文帳に追加

ＵＳＢ接続の失敗を正確に把握し、それをユーザに意識させることなく再接続を行うことができる周辺装置の通信方法を提供する。 - 特許庁

To prevent power consumption due to the inrush current, the bus power of the peripheral devices is turned on for a prescribed time after receiving the information acquisition requests from the host computer.例文帳に追加

この突入電流による電力消費を防ぐために、ホストコンピュータから情報取得要求を受信後、所定時間、周辺機器のバスパワーをＯＮ状態に保持する。 - 特許庁

An upper case 11 and a lower case 20 are fitted by receiving between thereof a bus bar and an insulating plate, and integrally connected by a lock mechanism 23 between fitting peripheral walls 17, 21.例文帳に追加

アッパーケース１１とロアーケース２０とがバスバーや絶縁板を間に収容して嵌合され、嵌合周壁１７，２１の間のロック機構２３により一体結合される。 - 特許庁

When the CPU unit acquires the electricity disconnection information through the I/O bus, the CPU unit can transmit the electricity disconnection information, etc., to a tool or the like by performing only the peripheral processing.例文帳に追加

ＣＰＵユニットは、Ｉ／Ｏバスを介して電断情報を取得した場合、周辺処理のみを実行することにより、ツール等へ電断情報等を伝達可能にした。 - 特許庁

The bus controller 4 is provided with an X address setting register 4-1 and a mechanism which stores an instruction paired with object data to be compared is introduced in peripheral hardware 3 for retrieval.例文帳に追加

バスコントローラ４にＸアドレス設定レジスタ４−１を設け、検索用周辺ハードウェア３に比較対象データと対をなす命令を記憶する機構を取り入れる。 - 特許庁

To divide an interface for managing interconnection between a PCI bus and peripheral devices into a plurality of blocks, and limit supply of operating clocks to unused blocks.例文帳に追加

ＰＣＩバスと周辺装置との相互接続の管理を行うインターフェースを複数のブロックに分割して、使用していないブロックへの動作クロックの供給を制限すること。 - 特許庁

On the surface 1A of a base plate 1, a projection part 3A is inserted to an opening part 2, and a peripheral part 3B is stuck so as to fit a bus-bar electrode 3.例文帳に追加

ベースプレート１の表面１Ａには、突出部３Ａを開口部２に挿入すると共に、周縁部３Ｂを接着することによってバスバ電極３を取付ける。 - 特許庁

Thus, corresponding to the contents of logic data stored in the PROM 3, the CPU core 5, peripheral circuits 6 and 7 and system bus 8 having the desired function can be provided.例文帳に追加

これにより、ＰＲＯＭ３に記憶させるロジックデータの内容によって、所望の機能を有するＣＰＵコア５、周辺回路６，７及びシステムバス８を得ることができる。 - 特許庁

The network apparatus of the present invention includes a CPU which is connected to one or a plurality of medium access control parts for processing a medium access control layer, via a peripheral bus.例文帳に追加

本発明のネットワーク装置は、媒体アクセス制御層の処理を行う１又は複数の媒体アクセス制御部に対し、ペリフェラルバスを介して接続されたＣＰＵを有する。 - 特許庁

A frictional force adjusting member 12 long in the direction of a bus line is disposed on the outer peripheral surface 15a of a roller part 15 of a feed roller 11 at four positions equally spaced in the circumferential direction.例文帳に追加

給紙ローラ１１のローラ部１５の外周面１５ａを周方向に４等分する位置のそれぞれに、母線方向に長い摩擦力調整部材１２を配設する。 - 特許庁

To provide an input/output bridge which is connected between a system bus connected to a shared memory and at least one peripheral device and directly accesses a memory.例文帳に追加

共用メモリに接続されたシステムバスと少なくとも１つの周辺装置との間に接続され、直接メモリアクセスを行う入力／出力ブリッジを提供する。 - 特許庁

This computer uses a serial bus controller SBC and a serial communication line to promote the communications of system element parts mounted thereon with all peripheral devices.例文帳に追加

本発明のコンピュータは、シリアルバスコントローラ（ＳＢＣ）とシリアル通信ラインを使用し、取り付けられたシステム要素部品と全ての周辺装置との間の通信を促進する。 - 特許庁

To provide a bus extension circuit which can update the register of a peripheral circuit including a control register due to a minimum access cycle and accordingly improves a processing speed.例文帳に追加

最低限のアクセスサイクルにより、制御レジスタを含む周辺回路のレジスタの更新を可能にし、以て、処理速度を向上させたバス拡張回路を提供する。 - 特許庁

To dispense with a bit inversion operation by a central processing unit in reading or writing data to and from a peripheral module by the central processing unit through a data bus.例文帳に追加

中央処理装置がデータバスを介して周辺モジュールからデータを読み出し、また書き込む際に、中央処理装置がビット反転操作をしないで済むようにする。 - 特許庁

A standby CPU board is connected as a peripheral device to a current CPU board with an existing peripheral bus, and the current CPU board is operated in the system mode and the standby CPU board is operated in the peripheral mode to realize direct memory access from the standby CPU board to the main storage of the current CPU board.例文帳に追加

予備系ＣＰＵボードを現用系ＣＰＵボードに既存のペリフェラルバスにより周辺機器として接続し、現用系ＣＰＵボートをシステムモードとし、予備系ＣＰＵボードをペリフェラルモードとして動作させることで、予備系ＣＰＵボードから現用系ＣＰＵボードの主記憶へのダイレクトメモリアクセスを可能にする。 - 特許庁

The time required for initialization of peripheral control ASIC (application specific integrated circuits) by a control program is deleted by starting an operation of an exclusive control bus provided for a peripheral control part by input from a resetting part that performs the initialization of an arithmetic processor and performing the initialization of the peripheral control part when a power is applied.例文帳に追加

電源投入時に演算処理装置の初期化を行うリセット部からの入力によって周辺制御部用に設けた専用制御バスの動作を開始し、該周辺制御部の初期化を行うことによって、制御プログラムによる周辺制御ＡＳＩＣ初期化に要する時間を削除する。 - 特許庁

To provide a system and a method which limit mobile communication services unsuitable for a peripheral environment and provide mobile communication services not harmful to the peripheral environment, in a special mobile communication service area like a train, a bus, a theater, a lecture hall, or a hospital.例文帳に追加

電車、バス、劇場、講演会、病院のような特殊移動通信サービスエリアに於いて、周囲環境に適しない移動通信サービスを制限し、周囲環境を害しない移動通信サービスの提供できるシステムおよび方法の提供。 - 特許庁

To provide a method for adding peripheral equipment to a computer (or a virtual computer) in a remote place by assigning the peripheral equipment "bus"-connected to a local personal computer, to the computer (or the virtual computer) installed in the remote place.例文帳に追加

本発明は、遠隔地に設置されているコンピュータ（あるいは仮想コンピュータ）に、ローカルのパソコンに「バス」接続された周辺機器を割り当てて、前記遠隔地のコンピュータ（あるいは仮想コンピュータ）に対して周辺機器を増設する方法を提供する。 - 特許庁

Bus bars 30 are formed in a length extending over the roughly whole length of the longitudinal direction of a front-side case 12 and edge peripheral parts extending in the longitudinal direction of the display panel 20 with the bus bars 30 are fixed and provided over the roughly whole length of the longitudinal direction of the front-side case 12.例文帳に追加

ブスバー３０は前側ケース１２の長手方向の略全長に渡る長さに形成されており、ブスバー３０を介して表示パネル２０の長手方向に延びる端縁部が、前側ケース１２の長手方向の略全長に渡って固設される。 - 特許庁

The request signal of the look-ahead and storage of data specified from an address corresponding to an interrupt signal 3a input from a peripheral equipment part data look-ahead control part 1a is input to a low speed bus interface 1b and a high speed bus interface 1c.例文帳に追加

周辺機器部データ先読み制御部１ａから入力された割り込み信号３ａに対応するアドレスによって特定されたデータの先読みおよび格納の要求信号が、低速バスインタフェース１ｂおよび高速バスインタフェース１ｃに入力される。 - 特許庁

To provide a data transfer device capable of easily accessing a configuration space without installing a BD (Bridge Device) in the data transfer device connected by a PCI (Peripheral Component Interconnect) bus and a PCI-Express bus.例文帳に追加

ＰＣＩバス、およびＰＣＩ−Ｅｘｐｒｅｓｓバスで接続されたデータ転送装置において、ＢＤ（Ｂｒｉｄｇｅ Ｄｅｖｉｃｅ）を設置することなく、コンフィグレーション空間のアクセスを簡易に行うことができるデータ転送装置を提供することを目的とする。 - 特許庁

An LSI configuration provides a I/O bus 107 having sections 107 a to d, each of which is connected to a bus arbitration circuit 109 and a peripheral functional block 103 to 105, and a connection and breaking means 108 a to c, each of which electrically connects and breaks each section.例文帳に追加

Ｉ／Ｏバス１０７がセクション１０７ａ〜ｄに分割され、それぞれにバス調停回路１０９と周辺機能ブロック１０３〜１０５が１つづつ接続され、各セクション間の電気的接続と遮断を行う接続・遮断手段１０８а〜ｃが設けられる。 - 特許庁

Then the timing control part 13 is started immediately if a bus use permission signal BEN is "1" or as soon as it becomes "1" if it is "0"; the content of the address set in the address register 11 is read from the RAM 5 or the peripheral module 4 via a system bus 5.例文帳に追加

このとき、バス使用許可信号ＢＥＮが“１”であれば直ちに、“０”であれば“１”になった時点で、タイミング制御部１３が起動され、アドレスレジスタ１１にセットされたアドレスの内容が、ＲＡＭ５または周辺モジュール４から、システムバス５を介して読み出される。 - 特許庁

The source 30 is provided with a server 33, peripheral equipment 35, and a control means 31 which controls the server 33, equipment 35, and server 33 and the server 33, equipment 35, and means 31 are interconnected through an IEEE 1394 bus which is constituted as a high-speed serial bus and also interconnects the terminal equipment.例文帳に追加

ソースにはサーバ３３と、周辺機器３５と、これらをコントロールする制御手段３１とを有し、これらは高速シリアルバスとしてのＩＥＥＥ１３９４バスで接続され、複数の端末装置間も高速シリアルバスである上記バスで接続される。 - 特許庁

This peripheral device is connected to a computer via a bus and provided with a push button switch which inputs commands, a terminating resistance and a control part which connects the terminating resistance to the bus or opens the resistance in response to the command that is inputted from the push button switch.例文帳に追加

コンピュータとバスを介して接続される周辺装置において、指令を入力する押ボタンスイッチと、終端抵抗と、前記押ボタンスイッチより入力された指令に基づいて前記終端抵抗を前記バスに接続または開放させる制御部と、を備える。 - 特許庁

Peripheral device interface circuits 120 to 123 connected to a CPU bus 103 consist of core parts 130 to 133 and variable interface blocks 140 to 143.例文帳に追加

ＣＰＵバス１０３と接続する周辺装置インタフェース回路１２０，１２１，１２２，１２３を、コア部分１３０，１３１，１３２，１３３と、可変インタフェースブロック１４０，１４１，１４２，１４３とで構成する。 - 特許庁

To provide a monitoring system being capable of ensuring safety by detecting abnormality by a serial bus slave and processing the abnormality to a slave peripheral circuit in the case of the abnormality such as a master CPU runaway.例文帳に追加

マスタＣＰＵ暴走時等の異常時に、シリアルバススレーブにて異常を検出し、スレーブ周辺回路に対して異常処理して安全性を確保できる監視システムを提供する。 - 特許庁

The outer peripheral surface 12 of an outer ring 7b is formed as a convex curved surface having a bus bar shape of a circular arc, having an outer diameter expanded in an intermediate part in the axial direction and gradually contracted toward both ends in the axial direction.例文帳に追加

外輪７ｂの外周面１２を、母線形状が円弧で、外径が軸方向中間部で大きく、軸方向両端部に向かうに従って漸減する凸曲面とする。 - 特許庁

The control apparatus including a clock control circuit 300 performs data transfers as a host or a peripheral under a state that the control apparatus is set on a first device operable with a self power supply or on a second device operable with a bus power supply.例文帳に追加

クロック制御回路３００を含むデータ転送制御装置は、第１のデバイス又は第２のデバイスに設定された状態で、ホスト又はペリフェラルとしてデータ転送を行う。 - 特許庁