「parity」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To write a desired data pattern in a parity cell array.例文帳に追加

パリティセルアレイに所望のデータパターンを書き込む。 - 特許庁

A parity operation circuit 19 generates a parity bit from the gate output (DDO-DDm).例文帳に追加

パリティ演算回路１９はゲート出力（ＤＤ０〜ＤＤｍ）２９からパリティビットを生成する。 - 特許庁

The tape is written in even parity 例文帳に追加

テープへの書込みは偶数パリティで行なわれる - コンピューター用語辞典

Only when an independent parity error is detected by an independent parity error detection circuit 221, and all the parity errors are not detected by all parity error detection circuit 222, an error report restraint circuit 223 outputs an error signal to an error report register 215, and a switch 218 selects the parity inverted by an inverter 217 and outputs the selected parity to a parity register 214.例文帳に追加

独立パリティエラーが独立パリティエラー検出回路２２１で検出され且つ全パリティエラーが全パリティエラー検出回路２２２で検出されないときに限り、エラー報告抑止回路２２３は、エラー信号をエラー報告レジスタ２１５に出力し、スイッチ２１８は、インバータ２１７により反転されたパリティを選択して、パリティレジスタ２１４に出力する。 - 特許庁

MAGNETIC DISK DEVICE AND PARITY WRITING METHOD例文帳に追加

磁気ディスク装置およびそのパリティ書き込み方法 - 特許庁

LOW DENSITY PARITY CHECK ENCODER/DECODER AND ENCODING/DECODING METHOD例文帳に追加

低密度パリティチェック符号復号器及び方法 - 特許庁

The second parity code is a code common to all the bits of a plurality of the first parity codes, so that the second parity code can be generated by a single operation and detection of the error of the first parity code in a single operation.例文帳に追加

第２パリティコードは、複数の第１パリティコードの全ビットに共通のコードであるため、１回の演算で第２パリティコードを生成でき、１回の演算で第１パリティコードのエラーを検出できる。 - 特許庁

Parity operation of the object frame is performed including the first parity data, and second parity data, i.e. the parity operation results of a previous frame in the second frame sequence which precedes the object frame by one frame.例文帳に追加

そして、第１のパリティデータと、対象フレームの１フレーム前の第２のフレーム列の中の前フレームのパリティ演算結果である第２のパリティデータとを含めて、対象フレームのパリティ演算を行う。 - 特許庁

PARITY DATA WRITING SYSTEM FOR DISPLAY ARRAY DEVICE例文帳に追加

ディスクアレイ装置におけるパリティデータ書き込み方式 - 特許庁

Mark parity errors (with a 255-0-character sequence). 例文帳に追加

パリティエラーをマークする (255-0 の文字配列を用いる)。 - JM

In addition, generation of parity of new scramble data is enabled by performing the exclusive OR with parity obtained by differential scramble by having a parity table for differential scramble.例文帳に追加

また差分スクランブル用にパリティテーブルを持つことで、差分スクランブルで得られたパリティと排他的論理和を行い新スクランブルデータのパリティ生成が可能となる。 - 特許庁

A cell and a parity bit sent through a data bus 12a are fed to a horizontal parity arithmetic section 50 via an input section 26, where a horizontal parity bit is calculated.例文帳に追加

データバス１２ａにより伝送されたセルおよびパリティビットは入力部２６を経て水平パリティ演算部５０に送られ、水平パリティビットが計算される。 - 特許庁

At the reading side of the FIFO memory 2, parity check is operated by a parity calculating part 3, and a parity error by frame units is checked by a frame loss detecting part 4.例文帳に追加

ＦＩＦＯメモリ２の読出し側では、パリティ演算部３でパリティチェックを行い、フレーム喪失検出部４にてフレーム単位のパリティエラーをチェックする。 - 特許庁

A parity check circuit 5 performs the parity check of the microinstruction stored in a microinstruction register 4, and transmits a parity error detection signal when an error is detected.例文帳に追加

パリティチェック回路５は、マイクロ命令レジスタ４に格納されたマイクロ命令のパリティチェックを行い、エラー検出時はパリティエラー検出信号を送出する。 - 特許庁

On the readout side of the memory circuit 3, readout output data c are inputted to a parity arithmetic circuit 4 and the parity arithmetic circuit 4 outputs parity data d.例文帳に追加

メモリ回路３の読み出し側は、読み出された出力データｃがパリティ演算回路４に入力され、パリティ演算回路４はパリティデータｄを出力する。 - 特許庁

Input data a is inputted to a memory circuit 3 and also inputted to a parity arithmetic circuit 1 to output parity data b from the parity arithmetic circuit 1.例文帳に追加

入力データａはメモリ回路３に入力されるとともに、パリティ演算回路１に入力され、パリティ演算回路１からパリティデータｂが出力される。 - 特許庁

LOW-DENSITY PARITY-CHECK CODE DECODER AND DECODING METHOD例文帳に追加

低密度パリティチェック符号復号装置及び方法 - 特許庁

Diagonal parity is calculated across the fully array.例文帳に追加

対角パリティはアレイ全体にわたって計算される。 - 特許庁

The parity to be added to the information to be transmitted is obtained based on the parity check matrix H with the feedback.例文帳に追加

フィードバックがあるパリティ検査行列Ｈに基づいて送信する情報に付加するパリティを求める。 - 特許庁

A parity bit production part 110 produces an FEC parity bit from the transmission data for correcting an error.例文帳に追加

パリティビット作成部１１０は、送信データから誤り訂正のためのＦＥＣのパリティビットを作成する。 - 特許庁

MAGNETIC DISK DEVICE AND METHOD FOR WRITING PARITY例文帳に追加

磁気ディスク装置およびそのパリティー書き込み方法 - 特許庁

PARITY CHECK METHOD AND MULTI-ADDRESS DISTRIBUTION NETWORK SYSTEM例文帳に追加

パリティチェック方法及び同報配信ネットワークシステム - 特許庁

METHOD OF GENERATING PARITY FOR FEC, AND TRANSMITTER例文帳に追加

ＦＥＣ用パリティ生成方法および送信装置 - 特許庁

These entries ignore parity. 例文帳に追加

これらのエントリを利用した場合、 パリティは無視されま す。 - FreeBSD

When the data set in the backup parity data area are not '00', parity diagnosing (checksum confirmation) is performed.例文帳に追加

バックアップパリティデータ領域に設定されているデータが「００」でなければ、パリティ診断（チェックサム確認）を行う。 - 特許庁

The error cell 18 is found by tracking the row of the reversed local parity, and the column of the global parity retroactively.例文帳に追加

反転したローカルパリティの行及びグローバルパリティの列を逆にたどることによりエラーセル１８を知る。 - 特許庁

An ECC writing circuit 16 calculates a parity.例文帳に追加

ＥＣＣ書込み回路１６は、パリティを算出する。 - 特許庁

To check a parity bit while no parity bit data line is provided between a cell buffer monitor and a cell buffer.例文帳に追加

セルバッファとの間にパリティビット用データ線を設けない状態でパリティビットのチェックを可能にする。 - 特許庁

Y eah, I need parity with rodrigo here and all his people.例文帳に追加

はい、ロドリゴと同等の仲間を 必要とします - 映画・海外ドラマ英語字幕翻訳辞書

Parity data control logic is configured to store and retrieve parity information associated with data stored in the first data memory and the second data memory, the parity data control logic configured to interleave, within the parity memory, parity data associated with data stored in the first data memory with parity data associated with data stored in the second data memory.例文帳に追加

パリティ・データ制御ロジックは、第１および第２のデータ・メモリ内のデータと関連付けられたパリティ情報を記憶して取り出し、パリティ・データ制御ロジックは、第１のデータ・メモリ内のデータと関連付けられたパリティ・データを、前記第２のデータ・メモリ内のデータと関連付けられたパリティ・データと、パリティ・メモリ内でインタリーブする。 - 特許庁

The memory driver 2 has a memory control interface 21, a parity data generating circuit 22 for generating parity data for determining the propriety of data transfer, and a parity check circuit 23 for comparing parity data which the circuit has generated with parity data transferred from the memory card 1.例文帳に追加

メモリドライバ２は、メモリ制御インタフェース２１の他、データ転送の良否を判定するためのパリティデータを生成するパリティデータ生成回路２２と、これが生成したパリティデータとメモリカード１から転送されたパリティデータとを比較するパリティチェック回路２３とを有する。 - 特許庁

The parity operation is performed in the first parity operation part or the second parity operation part while the corresponding data to the parity operation is sent in a block through an optical input-output part to the disk array from the first DRAM or the second DRAM provided in a pair with each parity operation part.例文帳に追加

第１パリティ演算部及び第２パリティ演算部におけるパリティ演算は、組となって設けられた第１ＤＲＡＭ又は第２ＤＲＡＭから光入出力部を介してディスクアレイにパリティ演算する分のブロック単位のデータを送信している間に行なう。 - 特許庁

PARITY TIME DIFFERENCE TRANSMITTING SYSTEM, TRANSMITTER AND RECEIVER例文帳に追加

パリティ時差送信システム、送信装置、及び受信装置 - 特許庁

ERROR CORRECTOR USED AS PARITY GENERATOR AND ITS METHOD例文帳に追加

エラー訂正兼パリティ生成装置およびその方法 - 特許庁

When a read access occurs, the parity processing circuit compares the parity bit generated by the parity generation circuit with a parity bit read from the memory and, if they do not match, outputs an interruption signal to a CPU.例文帳に追加

読み出しアクセス時、パリティ処理回路は、パリティ生成回路によって生成されたパリティビットとメモリから読み出されるパリティビットとを比較し、それらが不一致である場合、割り込み信号をＣＰＵに出力する。 - 特許庁

The parity check matrix in the LDPC coding part 22 is a parity check matrix of an IRA code formed by an information part and a parity part, and the information part is a parity check matrix of an array code.例文帳に追加

ＬＤＰＣ符号化部２２におけるパリティ検査行列は、情報部とパリティ部とによって形成されたＩＲＡ符号のパリティ検査行列であり、かつ情報部は、アレー符号のパリティ検査行列である。 - 特許庁

Parity is calculated and a redundant group is constructed (S7).例文帳に追加

パリティを求めて冗長グループを構築する（Ｓ７）。 - 特許庁

It has odd parity set in bit 0 of each byte. 例文帳に追加

この配列の各バイトのビット 0 は奇数パリティである。 - JM

VIDEO ERROR DETECTION TECHNIQUE USING CRC PARITY CODE例文帳に追加

ＣＲＣパリティコードを利用したビデオエラー検出技術 - 特許庁

To seed up the data updating processing and data restoring processing by distributing parity generation for every stripe to be the object of parity generation and parallel executing that parity generation through plural parity generating circuits.例文帳に追加

パリティ生成の対象となるストライプ毎に当該パリティ生成を分散し、そのパリティ生成を複数のパリティ生成回路により並列実行させることで、データ更新処理、データ復元処理の高速化を図る。 - 特許庁

The first parity information and the maintenance information are separated from a reception frame, parity operation is performed on reception data for each data channel, third parity information is output, and the first and the third parity information are compared.例文帳に追加

受信フレームから第１パリティ情報及び保守情報を分離し、各データチャネルの受信データに対してパリティ演算を行って、第３パリティ情報を出力し、第１及び第３パリティ情報を比較する。 - 特許庁

the parity of the mother must be considered 例文帳に追加

母親の出産経歴を考慮しなければならない - 日本語WordNet

Out of host data write processing, parity data generation processing and parity data write processing to be performed by the control devices in a conventional system, the parity data generation processing and the parity data write processing are performed not by the control devices but by parity generation devices.例文帳に追加

上記の課題を解決するために本発明の方式では、制御装置で行っていたホストデータ書き込み処理、パリティデータ生成処理、パリティデータ書き込み処理のうちパリティデータの生成処理及び書き込み処理を制御装置ではなくパリティ生成装置で行わせる。 - 特許庁

METHOD AND SYSTEM FOR GENERATING LOW DENSITY PARITY CHECK CODE例文帳に追加

低密度パリティチェックコードを発生する方法およびシステム - 特許庁

METHOD AND APPARATUS FOR GENERATING LOW-DENSITY PARITY CHECK CODE例文帳に追加

低密度パリティ検査符号の生成方法及び装置 - 特許庁