「parity」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

A matrix product calculation unit creates a parity vector Y of an element number m by carrying out operation which makes 2 as a modulus following a parity creation formula which expresses a formula (Y≡U_1U_2...U_m-1U_mL_mL_m-1...L_2L_1AX) from an information vector X of an element number k.例文帳に追加

行列積計算部は、要素数ｋの情報ベクトルＸから式（Ｙ≡Ｕ_1Ｕ_2・・・Ｕ_m-1Ｕ_mＬ_mＬ_m-1・・・Ｌ_2Ｌ_1ＡＸ）で表わされるパリティ生成式にしたがって２を法とする演算を行なうことによって、要素数ｍのパリティベクトルＹを生成する。 - 特許庁

For indexes in the parity inspection matrix corresponding to the indefinite solution part, a solving part substitutes the respective quantization values calculated by the quantizing part to k simultaneous linear equations with n variables representing the parity inspection condition to result in the k simultaneous linear equations with k variables, solves the k simultaneous linear equations with the k variables, and calculates a solution x^n that satisfies the parity inspection condition.例文帳に追加

求解部は、不定解部分に対応するパリティ検査行列内のインデックスについて、量子化部により算出された量子化値をパリティ検査条件を表すｎ変数のｋ連立一次方程式にそれぞれ代入してｋ変数のｋ連立一次方程式に帰着させ、ｋ変数のｋ連立一次方程式を解いて、パリティ検査条件を満足する解ｘ^ｎを算出する。 - 特許庁

The serial/parallel conversion circuit 111 of a 1 side 11 restores the serial signals s13 to the parallel signals s14, parity signals p11 and the timing signals t10 and a parity check circuit 112 checks the parallel signals s14 by the parity signals p11, outputs s15 them to a state holding circuit 113 as state signals to be held when they are normal and clears holding data when they are abnormal.例文帳に追加

１ｓｉｄｅ１１のシリアルパラレル変換回路１１１は、シリアル信号ｓ１３をパラレル信号ｓ１４、パリティ信号ｐ１１、タイミング信号ｔ１０を復元し、パリティチェック回路１１２はパラレル信号ｓ１４をパリティ信号ｐ１１でチェックし正常であれば状態保持回路１１３に状態信号として出力ｓ１５して保持し、異常であれば保持データをクリアする。 - 特許庁

Parity outputted from a C1 decoding part 22 is delayed by a delay part 41, and then, supplied to a combination part 42.例文帳に追加

Ｃ１復号部２２から出力されたパリティは、遅延部４１により遅延された後、組み合わせ部４２に供給される。 - 特許庁

To provide a character recognition device and parity check method capable of discriminating a recognition error in the recognition of a character other than figure.例文帳に追加

数字以外の文字を認識する場合にも、認識誤りの判別が可能な文字認識装置、パリティチェック方法を提供する。 - 特許庁

To provide an apparatus which decodes a signal in a receiver using a low density parity investigation error correction, and provide a method.例文帳に追加

低密度パリティ調査エラー訂正を用いて受信器における信号を復号化する装置及び方法を提供すること。 - 特許庁

A combination of the parity setting the error pointer is changed, and C1 decoding is carried out for each combination by a C1 decoding part 43.例文帳に追加

エラーポインタを設定するパリティの組み合わせが換えられ、組み合わせ毎に、Ｃ１復号部４３によりＣ１復号が行われる。 - 特許庁

Therefore, a common test pattern can be used in order to test a regular memory cell and a parity memory cell, and the test cost can be reduced.例文帳に追加

このため、レギュラーメモリセルおよびパリティメモリセルを試験するために共通の試験パターンを使用でき、試験コストを削減できる。 - 特許庁

Then, data in which no error is detected are output as output data based on a check result of each parity error.例文帳に追加

そして、それぞれのパリティエラーのチェック結果に基づいて、エラーが検出されなかったデータを出力データとして出力する。 - 特許庁

A column parity check symbol in generated by using a symbol from a selected column in an interleave type code word.例文帳に追加

本発明によれば、インターリーブ型符号ワードにおける選択した列からの記号を使用して列パリティ検査記号を発生する。 - 特許庁

The present invention relates to a low-density parity-check code decoder for executing decoding processing of a plurality of decoding blocks in parallel.例文帳に追加

本発明は、複数の復号ブロックの復号処理を並行的に実行する低密度パリティチェック符号復号装置に関する。 - 特許庁

To maintain sufficient data throughput under an environment in which complexity is increased as a result of an N+2 parity calculation.例文帳に追加

Ｎ＋２パリティ計算の結果、複雑さが増えた環境下において、充分なデータ処理量を維持することを目的とする。 - 特許庁

To materialize occurrence of a parity error in time of simulation without increasing a resource inside a processor to facilitate verification of operation.例文帳に追加

シミュレーション時のパリティエラーの発生をプロセッサ内のリソースを増やすことなく実現し、動作の検証を行うことを容易にする。 - 特許庁

In the latter case, the exclusive-OR of the light signals incident to the light transmitting medium 16, that is, the parity, can be obtained.例文帳に追加

後者の場合は、光伝送媒体１６に入射された信号光の排他的論理和、すなわちパリティを得ることができる。 - 特許庁

A first coding section 80 executes coding processing on an information data sequence to generate a first parity sequence.例文帳に追加

第１符号化部８０は、情報データ系列に対して符号化処理を実行することによって、第１のパリティ系列を生成する。 - 特許庁

Thus, the parity check matrix is not stored in a memory, thereby reducing memory capacity required for an encoder and a decoder.例文帳に追加

これにより、パリティチェック行列がメモリに保存されないため、エンコーダ及びデコーダに必要なメモリの容量を減少させうる。 - 特許庁

To provide a parity inspection matrix generated so as to detect an error stipulated beforehand in the coded string of a bit.例文帳に追加

ビットのコード化された列における予め規定されたエラーを検出するために発生するパリティ検査行列を提供する。 - 特許庁

The transport block is interleaved before segmenting or the code block is interleaved before encoding with the second block of CRC parity bits.例文帳に追加

伝送ブロックはセグメント化前にインターリーブされるか、コードブロックは第２ＣＲＣパリティビットブロックで符号化される前にインターリーブされる。 - 特許庁

The HDD control part 28 stores the files thus read out and the parity information in the area which the allocation control part 24 designates.例文帳に追加

ＨＤＤ制御部２８が、割当制御部２４が指定した領域に読み出したファイルとパリティ情報とを記憶させる。 - 特許庁

To provide an error control method using a parity detection bit, which does not drop the transmission efficiency of a communication system.例文帳に追加

パリティ検出ビットを用いた誤り制御方法であって、通信システムの伝送効率を低下させないものを提供する。 - 特許庁

To provide a method for adding an expansion disk to a RAID array with one or more dedicated parity disks.例文帳に追加

１つ又はそれ以上の専用パリティ・ディスクを有するＲＡＩＤアレイに拡張ディスクを付加する方法を提供すること。 - 特許庁

To provide an encoding apparatus and encoding program capable of computing a parity with computational complexity less than that of the prior arts.例文帳に追加

従来よりも少ない計算量でパリティを計算することができる符号化装置および符号化プログラムを提供する。 - 特許庁

To achieve high-level redundancy, failure resistance and performance in a RAID system without using parity and mirroring.例文帳に追加

パリティとミラーリングを用いることなしにＲＡＩＤシステムにおいて高レベルな冗長性、耐故障性、及びパフォーマンスを実現する。 - 特許庁

The LDPC coding part 22 encodes the bit string by calculating a parity check matrix for the input bit string.例文帳に追加

ＬＤＰＣ符号化部２２は、入力したビット列に対して、パリティ検査行列を演算することによって、ビット列を符号化する。 - 特許庁

United States physicist (born in China) who collaborated with Tsung Dao Lee in disproving the principle of conservation of parity (born in 1922) 例文帳に追加

米国の物理学者（中国生まれ）で、パリティーの保存の原則反証をあげる際にリー・ツンダオと協力した（1922年生まれ） - 日本語WordNet

DETECTION, AVOIDANCE AND/OR CORRECTION OF PROBLEMATIC PUNCTURE PATTERNS IN PARITY BIT STREAMS USED WHEN IMPLEMENTING TURBO CODES例文帳に追加

ターボ符号を実装する場合に使用するパリティビットのストリームにおける問題のあるパンクチャパターンの検出、回避および／または訂正 - 特許庁

A test discriminating circuit compares data read out from the real cell array and the parity cell array with an expected value, and discriminates a test result.例文帳に追加

試験判定回路は、リアルセルアレイおよびパリティセルアレイから読み出されるデータを期待値と比較し、試験結果を判定する。 - 特許庁

An FEC input phase control circuit 130 extracts parity bits by prescribed bytes each, stores them to a storage circuit 140.例文帳に追加

ＦＥＣ入力位相制御回路１３０は、フレームからパリティを所定バイトずつ抽出して蓄積回路１４０に格納する。 - 特許庁

To actualize a method for enabling a CATV decoder to decode XDS packet data normally even in the case of a parity error.例文帳に追加

ＣＡＴＶデコーダがＸＤＳパケットデータをパリティエラーにしても正常にＸＤＳパケットデータをデコードする方法を実現する。 - 特許庁

To shorten a test time by performing incorporated self-test in a semiconductor memory having a memory cell array storing parity data.例文帳に追加

パリティデータを記憶するメモリセルアレイを有する半導体メモリにおいて、組み込み自己検査を実施し、試験時間を短縮する。 - 特許庁

The irregular LDPC code decoder comprises bit processing units 10-1 through 10-M (M=p1m1), parity processing units 20-1 through 20-m, and a controller 40.例文帳に追加

イレギュラーＬＤＰＣ符号復号器は、ビット処理ユニット10-1乃至10-M（M=p1m1）と、パリティ処理ユニット20-1乃至20-mと、コントローラ40とを含む。 - 特許庁

METHOD AND SYSTEM FOR PROVIDING SHORT-BLOCK LENGTH LOW DENSITY PARITY CHECK (LDPC) CODE IN SUPPORT OF BROADBAND SATELLITE APPLICATION例文帳に追加

ブロードバンド衛星アプリケーションのサポートでショートブロック長の低密度パリティチェック（ＬＤＰＣ）コードを提供する方法およびシステム - 特許庁

Each Code 128 symbol uses two independent self-checking features, character self-checking via parity and a modulo 103 check character. 例文帳に追加

各々のCode 128シンボルは二つの独立なセルフチェック機能、パリティ経由のキャラクタセルフチェックおよびモジュロ103チェックキャラクタとを使っている。 - コンピューター用語辞典

To reduce test cost by fitting a physical position of a regular memory cell where data are read or written to a physical position of a parity memory cell.例文帳に追加

データが読み書きされるレギュラーメモリセルの物理的位置をパリティメモリセルの物理的位置に合わせ、試験コストを削減する。 - 特許庁

An LDPC (Low Density Parity Check) coding section 11-1 carries out error correction coding by using an LDPC code such that its coding rate is a specific value such as 27/40.例文帳に追加

LDPC符号化部１１−１は、符号化率が２７／４０等の特定の値のLDPC符号による誤り訂正符号化を行う。 - 特許庁

In a multiple interface panel, parity operation is performed on reception data for each data channel, first parity information is inserted into relevant bits of a multi-frame and on the basis of control of a maintenance control unit, maintenance information is inserted into bits for maintenance in the multi-frame.例文帳に追加

多重インタフェース盤において、各データチャネル毎に受信データに対してパリティ演算を行って、マルチフレームの該当ビットに第１パリティ情報を挿入し、保守制御部の制御に基づいて、マルチフレーム中の保守用ビットに保守情報を挿入する。 - 特許庁

A diffusion multiplexer 104 performs diffusion multiplexing for each block with a relationship of N1>N2, where N1 is code multiplex number of initial transmission block consisting of a part of information bit and parity bit, and N2 is code multiple number of next transmission block consisting of remaining parity bits.例文帳に追加

拡散多重化器１０４は、情報ビットとパリティビットの一部分からなる初回送信ブロックの符号多重数をＮ１、残りのパリティビットからなる次回送信ブロックの符号多重数をＮ２とするとき、Ｎ１＞Ｎ２なる関係で各ブロックの拡散多重を行う。 - 特許庁

On the transmitting side, parity data is calculated from voice coding data based on a CRC 16, a data sequence including the voice coding data and the parity data is encrypted based on an encryption key optionally selected from an encryption key table and the data sequence is included in the frame.例文帳に追加

送信側では、ＣＲＣ１６に基づき音声符号化データからパリティデータを計算するとともに、暗号鍵テーブルから任意に選択した暗号鍵に基づき音声符号化データ及びパリティデータを含むデータ列を暗号化して、それをフレームに含める。 - 特許庁

The transmitter (10) sorts coded bits generated by using the LDPC (Low Density Parity Check) code according to a degree of a variable node of an inspection matrix of the LDPC codes and groups the sorted coded bits into a plurality of groups according to the modulation system in use.例文帳に追加

本発明の送信装置（１０）は、ＬＤＰＣ（Low Density Parity Check）符号を用いて生成された符号化ビットをＬＤＰＣ符号の検査行列の変数ノードの次数に従ってソートし、ソートされた符号化ビットを、使用する変調方式に従って複数のグループにグループ化する。 - 特許庁

This memory system is provided with a host integrated circuit component, at least two data memories, at least one parity memory storing parity information corresponding to the data stored in a corresponding address space of the data memories and at least two controller integrated circuits.例文帳に追加

メモリシステムは、ホスト集積回路コンポーネントと、少なくとも２つのデータメモリと、データメモリの対応するアドレス空間に記憶されているデータに対応するパリティ情報を記憶する少なくとも１つのパリティメモリと、少なくとも２つのコントローラ集積回路とを備える。 - 特許庁

The storage device, when calculating the parity of the data to be stored, acquires an estimated value of a burst error length in advance and calculates the parity of the data using the data read from a plurality of storage regions apart from each other by the estimated value or more.例文帳に追加

本発明に係る記憶装置は、記憶するデータのパリティを計算する際に、バーストエラー長さの想定値をあらかじめ取得しておき、互いにその想定値以上離れた複数の記憶領域から読み出したデータを用いてそのデータのパリティを計算する。 - 特許庁

To provide a low density parity code (LDPC) encoding/decoding device and method, capable of considering frequency selective properties of wireless channels, by adaptively generating a parity check matrix in accordance with statuses of a plurality of frequency bands.例文帳に追加

複数の周波数帯域それぞれの状態に応じて適応的にパリティチェック行列を生成することで、無線チャンネルの周波数選択的特性を適切に考慮することのできる低密度パリティコードエンコーディング／デコーディング装置及びその方法を提供する。 - 特許庁

Host adapter parts 103-1 and 103-4 and disk adapter parts 104-1 to 104-4 divide writing data into a plurality of division data at the time of writing data, write division data into corresponding data cache memory parts 105-1 to 105-3 and write the logic parity of writing data into the parity cache memory part 106.例文帳に追加

ホストアダプタ部103-1 〜103-4,ディスクアダプタ部104-1 〜104-4 は、データの書き込み時、書き込みデータを複数の分割データに分割し、各分割データを対応するデータキャッシュメモリ部105-1 〜105-3 に書き込むと共に、上記書き込みデータの論理パリティをパリティキャッシュメモリ部106 に書き込む。 - 特許庁

To provide a decoding method, apparatus and program for decoding low density parity check code data whereby the computational complexity of the whole decoding apparatus is reduced by reducing the computational complexity of a check node so as to attain a high speed and low power consumption as to the Sum-Product decoding applied to low density parity (LPDF) code data.例文帳に追加

低密度パリティ（ＬＰＤＦ）符号データに対するSum-Product復号について、チェックノードの計算量を低減させることにより、復号装置全体の計算量を低減させ、高速で且つ消費電力が小さい復号方法、装置及びプログラムを提供する。 - 特許庁

To provide a decoding method, apparatus and program for decoding low density parity check code data whereby the computational complexity of the whole decoding apparatus is reduced by reducing the computational complexity of a check node to attain a high speed and low power consumption as the Sum-Product decoding applied to low density parity (LPDF) code data.例文帳に追加

低密度パリティ（ＬＤＰＣ）符号データに対するSum-Product復号について、チェックノードの計算量を低減させることにより、復号装置全体の計算量を低減させ、高速で且つ消費電力が小さい復号方法、装置及びプログラムを提供する。 - 特許庁