1153万例文収録!

「parity」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定


セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

parityを含む例文一覧と使い方

該当件数 : 1325



例文

Then bits of decoded data other than the CRC parity bits are sequentially received and calculated.例文帳に追加

そして、復号データの該CRCパリティビット以外の部分を順次入力して演算させる。 - 特許庁

Data to which the external code parity is added are stored in the prescribed region of the memory 232.例文帳に追加

外符号パリティが付加されたデータがメモリ232の所定領域に格納される。 - 特許庁

A field parity of the first image data comprising GOP is controlled to become a top field and a field parity of a final image is controlled to become the bottom field, thereby encoding the image data.例文帳に追加

GOPを構成する最初の画像データのフィールドパリティがトップフィールドとなり、最後の画像のフィールドパリティがボトムフィールドとなるように制御して画像データの符号化処理を行う。 - 特許庁

Also, the game control part transmits a parity inspection code (error detection code) and the pay-out number (step S16) and the prize ball pay-out part which receives the data performs a parity check (step 322).例文帳に追加

また、遊技制御部はパリティ検査符号(誤り検出符号)と払出数とを送信し(ステップS16)、それらのデータを受信した賞球払出部はパリティチェックを行う(ステップS22)。 - 特許庁

例文

A plurality of the data packets P_10 to P_89 are arranged into a matrix form, and horizontal parity packets HP_1 to HP_8 and vertical parity packets VP_0 to VP_9 are generated on the basis of the matrix.例文帳に追加

複数のデータパケットP_10〜P_89をマトリクス状に配置し、マトリクスに基づいて水平パリティパケットHP_1〜HP_8および垂直パリティパケットVP_0〜VP_9を生成する。 - 特許庁


例文

In between reading cycles, a cache controller of the cache checks the parity bit in regard to a tag entry, and if a hit is displayed, it checks a parity bit in regard to a corresponding data storage entry.例文帳に追加

読取りサイクルの間に、キャッシュのキャッシュコントローラは、タグエントリについてパリティビットをチェックし、ヒットが表示されると、対応するデータ記憶装置エントリについてパリティビットをチェックする。 - 特許庁

The puncturing part 106 performs decision processing as to whether only a parity bit is to be punctured according to the regularity of the arrangement of an information bit and a parity bit in each frame and performs puncturing.例文帳に追加

パンクチャリング部106は、フレーム毎の情報ビットとパリティビットの配置の規則性に従って、パリティビットのみパンクチャリングを行うかどうかの判断処理を行い、パンクチャリングを行う。 - 特許庁

The base station divides data of emergency disaster messages to be distributed to the portable terminal into a plurality of portions, calculates a parity to the divided data and distributes the data and the parity to the portable terminal.例文帳に追加

基地局は、携帯端末に配信すべき緊急災害メッセージのデータを複数に分割し、分割されたデータに対するパリティを算出し、データとパリティを携帯端末に配信する。 - 特許庁

Subsequently, a reception word 1 corresponding to the information 1 and the parity 1 is received from the transmission path 1 while a reception word 2 corresponding to the information 2 and the parity 2 is received from the transmission path 2.例文帳に追加

次に、伝送路1から情報1とパリティ1とに対応した受信語1を受信し、伝送路2から情報2とパリティ2とに対応した受信語2を受信する。 - 特許庁

例文

A parity check matrix is constructed for the code from the base matrix when the cost is zero, and an information block is encoded as a code word using the parity check matrix in an encoder.例文帳に追加

コストが0であるとき、符号のパリティ検査行列を基本行列から構成し、符号化器において、当該パリティ検査行列を使用して情報ブロックを符号語として符号化する。 - 特許庁

例文

When the failure of the third storage device is detected, a parity replacement functioning part 212 calculates the second parity by the second calculation method from the data stored in the first storage device.例文帳に追加

パリティ置換機能部212は、第3の記憶装置の故障が検出された場合、第1の記憶装置に格納されているデータから第2の計算方法によって第2のパリティを計算する。 - 特許庁

To suppress operation scale when parity corresponding to information to be transmitted is obtained when there is feedback in a parity check matrix H in an encoding method using LDPC-CC.例文帳に追加

LDPC−CCを用いた符号化方法において、パリティ検査行列Hにフィードバックがある場合に、送信する情報に対応するパリティを求める際の演算規模を抑制する。 - 特許庁

The C2 parity is made to become correct by changing a part of data for a section which is changed and includes the C2 parity from a point of view of a C2 codeword unit (ST4).例文帳に追加

C2符号語単位で見たときに、C2パリティを含んで変更されている部分について、一部のデータを変更することによってC2パリティが正しいものとなるようにする(ST4)。 - 特許庁

As second encoding, for constituting a code group by data arrangement of a row direction to the two dimensional arrangement to which the first encoding parity is added, is performed and a second encoding parity P2 is added.例文帳に追加

第1の符号化パリティーの付加された2次元配列に対して行方向のデータ並びにより符号系列を構成する第2の符号化を行い第2の符号化パリティーP2を付加する。 - 特許庁

By generating the data storage interruption and showing that the data storage interruption is the result of a parity error by a data storage interruption status register(DSISR), the parity error is reported.例文帳に追加

データ記憶割込みを生成し、データ記憶割込みステータス・レジスタ(DSISR)により、データ記憶割込みがパリティ・エラーの結果であることを示すことにより、パリティ・エラーが報告される。 - 特許庁

The RAID management part 2031 carries out processing to generate parity data for the logical address in the redundant area and to write the parity data in the redundant area of the page for writing the n-th data item.例文帳に追加

RAID管理部2031は、この冗長領域の論理アドレスについても、パリティデータを生成し、n個目のデータを書き込むページの冗長領域に書き込む処理を実行する。 - 特許庁

After recoding of the first sync-block is finished, second sync-blocks in which C1 parity is added to a data stream of C2 parity constituting the inner code operation data group are recorded successively.例文帳に追加

この第1のシンクブロックの記録が終了した後に、内符号演算データ系列を構成するC2パリティのデータ列にC1パリティが付加されてなる第2のシンクブロックを順次記録する。 - 特許庁

A bit buffer is designed to store the result of the hard decision, and the parity check unit is designed to determine whether iterative decoding is to be terminated or not after the parity check relating to the result of the hard decision.例文帳に追加

ビットバッファは、硬判定の結果を記憶し、パリティ検査部は、硬判定の結果に対するパリティ検査を遂行して反復復号を終了するか否かを決定する。 - 特許庁

To obtain an electronic disk drive and its vertical parity storing method which improve the efficiency of a DRAM by storing vertical parity added to data in a different memory from the data.例文帳に追加

データに付加される垂直パリティをデータと別のメモリに格納することでDRAMの使用効率を向上する電子ディスク装置およびその垂直パリティ格納方法を提供する。 - 特許庁

Consequently, the need to check the parity of address data read out of respective memory blocks 41 to 416 of an address cache RAM 4 is eliminated to greatly decrease circuits which check the parity.例文帳に追加

これによって、アドレスキャシュRAM4のそれぞれのメモリブロック4_1 〜4_16から読み出されたアドレスデータのパリティチェックが不要となり、パリティチェックを行う回路を大幅に削減することができる。 - 特許庁

Transmission data, n rows by m columns, are transmitted, in such a manner that vertical parity bits as to the horizontal parity bits of each row are added to at least one of n rows.例文帳に追加

n行×m列の送信データは、その各行についての水平パリティビットについての垂直パリティビットがそのn行の内の少なくとも1行に付加されて送信される。 - 特許庁

The transmitter 1 consists of N slots comprised of control information, data, an external code parity, a stuff bit and an internal code parity, generates a multiplex frame to which synchronization, a pilot and a transmission control signal and parity are added and transmits data about each slot by a transmission system specified by a transmission control signal.例文帳に追加

送信装置1は、制御情報、データ、外符号パリティ、スタッフビット、内符号パリティからなるN本のスロットから成り、同期、パイロット並びに伝送制御信号およびパリティが付加された多重フレームを生成し、各スロットのデータを、伝送制御信号により指定された伝送方式で伝送する。 - 特許庁

A method of implementing a fault-tolerant avionics architecture in a vehicle includes using parity logic to monitor the functionality of at least three non-fault-tolerant inertial measurement units during a parity check and calculating a threshold from expected inertial measurement unit performance during a parity check.例文帳に追加

耐故障性アビオニクスアーキテクチャをビークルにおいて実装する方法は、パリティロジックを使用して、パリティチェック中に少なくとも3つの非故障性慣性測定装置の機能を監視すること、及びパリティチェック中に慣性測定装置期待性能から閾値を計算することを含む。 - 特許庁

The interleaving apparatus includes an interleaver for respectively independently interleaving the information symbol stream and the plurality of parity symbol streams, a multiplexer for multiplexing the interleaved symbols of the corresponding parity symbol stream to generate a new parity symbol stream, and a symbol coupler for serially coupling the interleaved information symbol stream and the new parity symbol stream.例文帳に追加

本願発明によるインターリービング装置は、前記情報シンボル列と前記複数のパリティシンボル列とをそれぞれ独立的にインターリービングするインターリーバーと、前記対応するパリティシンボル列の前記インターリービングされたシンボルを多重化して新たなパリティシンボル列を発生する多重化器と、前記インターリービングされた情報シンボル列と前記新たなパリティシンボル列を直列に結合するシンボル結合器と含む。 - 特許庁

Then, the main control part 100 makes a parity generating circuit 421 or 521 in the relevant disk cache part read block data required for generating the updated parity data of the said stripe for the unit of a block through a cache memory 410 or 510 in the judged cache part 400 or 500 and generates correspondent parity data with the relevant parity generating circuit.例文帳に追加

そして主制御部100は、上記ストライプの更新されたパリティデータをブロック単位で生成するのに必要なブロックデータを、判断したディスクキャッシュ部(400または500)内のキャッシュメモリ(410または510)を介して当該ディスクキャッシュ部内のパリティ生成回路(421または521)に読み込ませ、当該パリティ生成回路により対応するパリティデータを生成させる。 - 特許庁

In the absence of a CAM or RAM bit error, the reference parity bits from the RAM will match.例文帳に追加

CAMまたはRAMにビットエラーがない場合、RAMからの参照パリティビットが整合する。 - 特許庁

To surely perform DSV control even when a parity preservation contravention conversion pattern is adopted.例文帳に追加

偶奇性保存違反変換パターンを採用した場合においても、確実にDSV制御ができるようにする。 - 特許庁

In the case that the parity data are accurately preserved, a game state restoration processing is executed.例文帳に追加

パリティデータが正確に保存されていた場合には遊技状態復旧処理が実行される。 - 特許庁

Parity also is changed so that the additionally recorded data symbol (0x22) is not detected as an error.例文帳に追加

追加記録したデータシンボル(0x22)がエラーとして検出されないように、パリティも変更する。 - 特許庁

To provide a semiconductor memory device equipped with a parity generator for error detection.例文帳に追加

本発明は、エラー検出用パリティー発生器を備えた半導体メモリ装置に関するものである。 - 特許庁

To reduce a circuit scale without deteriorating decoding performance in decoding a LDPC (Low Density Parity Check) code.例文帳に追加

LDPC符号を復号する場合において、復号性能を劣化させずに、回路規模を削減する。 - 特許庁

A second storage device stores a first parity calculated by a first calculation method.例文帳に追加

第2の記憶装置は第1の計算方法によって計算される第1のパリティを格納する。 - 特許庁

A third storage device stores a second parity calculated by a second calculation method.例文帳に追加

第3の記憶装置は第2の計算方法によって計算される第2のパリティを格納する。 - 特許庁

At a receiver, a corresponding parity check matrix is applied to decode the received code word.例文帳に追加

受信機では、受信した符号語を復号するために、対応するパリティ検査行列を適用する。 - 特許庁

The invention discloses the data transceiving system, apparatus and method by the low-density parity check code.例文帳に追加

本発明は低密度パリティ検査コードによるデータ送受信システム、装置及び方法を開示する。 - 特許庁

The invention can apply to a circuit creating a parity in an be applied to the encoding apparatus.例文帳に追加

本発明は、符号化を行う装置のパリティを生成する回路に適用することができる。 - 特許庁

The frames are then coded based on a particular block code to provide parity bits.例文帳に追加

フレームはその後パリティ・ビットを供給するために特定のブロック符号に基づいて符号化される。 - 特許庁

To operate the generation of parity data at high speed by compact hardware.例文帳に追加

パリティデータの生成を高速にかつ小型なハードウェアで行うことができる計算機システムを提供する。 - 特許庁

To reduce power consumption in a bad condition while decoding an LDPC (low density parity check) code in a good condition.例文帳に追加

良い状況のLDPC符号を復号しつつも、悪い状況の消費電力を抑制する。 - 特許庁

To provide a rate dematching and deinterleaving apparatus and a method thereof capable of processing system bits and first and second parity bits without dividing them.例文帳に追加

システムビットと第1パリティビットと第2パリティビットを分けずに処理できるようにすること。 - 特許庁

When stored data is read out, the stored data and the parity data are sent to an ECC section 55.例文帳に追加

記憶データを読み出す際には、その記憶データと上記パリティデータとをECC部55に送る。 - 特許庁

The logical drive can mount media in unit of (six DVD-RAMs of five DVD-RAMs for data and one DVD-RAM for parity).例文帳に追加

論理ドライヴには、媒体をユニット(データ5枚+パリティ1枚の6枚のDVD-RAM)単位でマウントできる。 - 特許庁

DATA TRANSCEIVING SYSTEM, APPARATUS, AND METHOD BY LOW-DENSITY PARITY CHECK CODE SUPPORTING VARIOUS CODING RATES例文帳に追加

多様なコード率を支援する低密度パリティ検査コードによるデータ送受信システム、装置及び方法 - 特許庁

The register array is configured so as to always output inputted data to the parity collating part.例文帳に追加

そして、レジスタアレイは、入力されたデータを常時パリティ照合部に出力するよう構成する。 - 特許庁

The corrected regular data is partially replaced with write data, to thereby generate new parity data.例文帳に追加

訂正されたレギュラーデータの一部は、書き込みデータに置き換えられ、新たなパリティデータが生成される。 - 特許庁

The semiconductor storage device includes the parity bit generating circuit.例文帳に追加

本発明に係る半導体記憶装置は、パリティビット発生回路を備える半導体記憶装置である。 - 特許庁

LOW-DENSITY PARITY-CHECK CONVOLUTIONAL CODE (LDPC-CC) ENCODER AND LDPC-CC DECODER例文帳に追加

低密度パリティ検査畳み込み符号(LDPC−CC)符号化器及びLDPC−CC復号器 - 特許庁

In this system, A parity cluster block being a perfect cluster itself receiving C3 protection is added.例文帳に追加

このシステムでは、それ自体もC3保護を受ける完全なクラスタであるパリティ・クラスタ・ブロックを追加する。 - 特許庁

Sum of the transform coefficients in the block is obtained and the parity (odd or even number) of the sum is discriminated.例文帳に追加

ブロック内の変換係数の和を求め、この和のパリティ(奇数又は偶数)を判定する。 - 特許庁

例文

To construct a parity prediction circuit of a full adder from a small number of inputs and a small number of elements.例文帳に追加

全加算器のパリティ予測回路を、少ない入力数、素子数で構成することができる。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS