「p-MOS」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A P-channel MOS transistor MP1 is provided between an input power supply Vin and the low-voltage circuit 10.例文帳に追加

PチャネルMOSトランジスタMP1は入力電源Vinと低圧回路10との間に設けられている。 - 特許庁

To nearly equally perform overetching to a p-type MOS region and an n-type MOS region when gate electrodes are formed in a semiconductor device having a p-type MOS (p-channel MOS transistor) and an n-type MOS (n-channel MOS transistor).例文帳に追加

ｐＭＯＳ（ｐチャネルＭＯＳトランジスタ）とｎＭＯＳ（ｎチャネルＭＯＳトランジスタ）とを有する半導体装置で、ゲート電極形成時に、ｐＭＯＳ領域とｎＭＯＳ領域にほぼ同等のオーバーエッチングを施す。 - 特許庁

The P-type MOS 22 and the N-type MOS 32 constitute a circuit A, and the P-type MOS 42 and the N-type MOS 52 constitute a circuit B.例文帳に追加

Ｐ型ＭＯＳ２２及びＮ型ＭＯＳ３２は、回路Ａを構成し、Ｐ型ＭＯＳ４２及びＮ型ＭＯＳ５２は回路Ｂを構成する。 - 特許庁

When an input terminal 100 is open, a P type MOS transistor 101 is turned on, an N type MOS transistor 104 is turned off, and an input of the complementary transistor circuit 105 is pulled up.例文帳に追加

入力端子100がオープン状態であるときP型MOSトランジスタ101はON、N型MOSトランジスタ104はOFFになり、相補型トランジスタ回路105の入力をプルアップする。 - 特許庁

To provide a power-on power supply voltage detection circuit that reduces the temperature dependence of a threshold of p-type MOS transistors and variations in the thresholds of the p-type MOS transistors.例文帳に追加

ｐ型MOSトランジスタのしきい値の温度依存性及び、ｐ型MOSトランジスタのしきい値のばらつきを低減するパワーオン電源電位検知回路を提供する。 - 特許庁

In the first region AA, a P-type MOS 22, an N-type MOS 32 and a P-type MOS 42 are formed, and in the second region BB, an N-type MOS 52 is formed.例文帳に追加

第１領域ＡＡにはＰ型ＭＯＳ２２、Ｎ型ＭＯＳ３２、Ｐ型ＭＯＳ４２が形成され、第２領域ＢＢにはＮ型ＭＯＳ５２が形成される。 - 特許庁

p-CHANNEL MOS TRANSISTOR AND ITS FABRICATION PROCESS例文帳に追加

ｐチャネルＭＯＳトランジスタおよびその製造方法 - 特許庁

To improve the performance of a p-type MOS transistor and an n-type MOS transistor.例文帳に追加

Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタの性能を向上する。 - 特許庁

When the input terminal 100 is closed, the P type MOS transistor is turned off, the N type MOS transistor is turned on, and an input of the complementary transistor circuit 105 is pulled down to ground potential GND.例文帳に追加

入力端子100がクローズ状態となったときに、P型MOSトランジスタ101はOFF、N型MOSトランジスタ104はONになり、相補型トランジスタ回路入力をグランド電位GNDへプルダウンする。 - 特許庁

The MOS transistor M21 consists of an ordinary P-type MOS transistor, and the MOS transistor M24 consists of an ordinary N-type MOS transistor.例文帳に追加

ＭＯＳトランジスタＭ２１は通常のＰ型ＭＯＳトランジスタからなり、ＭＯＳトランジスタＭ２４は通常のＮ型ＭＯＳトランジスタからなる。 - 特許庁

Substrates of P-channel MOS transistors PT1-PT3 are connected to the gate of the P-channel MOS transistor PT1.例文帳に追加

ＰチャネルＭＯＳトランジスタＰＴ１−ＰＴ３の基板は、ＰチャネルＭＯＳトランジスタＰＴ１のゲートに接続される。 - 特許庁

To enhance operating speed of a p-channel MOS transistor.例文帳に追加

ｐチャネルＭＯＳトランジスタの動作速度を向上させる。 - 特許庁

A cathode of a first Zener diode Z1 is connected between the input power supply Vin and a source of the P-channel MOS transistor MP1.例文帳に追加

第1ツェナーダイオードZ1のカソードは、入力電源VinとPチャネルMOSトランジスタMP1のソースとの間に接続されている。 - 特許庁

A P-type MOS transistor M1 and an N-type MOS transistor M2 are inserted to the conventional circuit.例文帳に追加

従来回路にＰ型ＭＯＳトランジスタＭ１，Ｎ型ＭＯＳトランジスタＭ２を挿入した。 - 特許庁

P-CHANNEL MOS TRANSISTOR, N-CHANNEL MOS TRANSISTOR, AND NONVOLATILE SEMICONDUCTOR STORAGE DEVICE例文帳に追加

ＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタ及び不揮発性半導体記憶装置 - 特許庁

The MOS transistors M1-M3 consist of ordinary P-type MOS transistors, and the MOS transistor M4 consists of an ordinary N-type MOS transistor.例文帳に追加

ＭＯＳトランジスタＭ１〜Ｍ３は通常のＰ型ＭＯＳトランジスタからなり、ＭＯＳトランジスタＭ４は通常のＮ型ＭＯＳトランジスタからなる。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND p-CHANNEL MOS TRANSISTOR例文帳に追加

半導体集積回路装置およびｐチャネルＭＯＳトランジスタ - 特許庁

The triplely arrayed P type MOS transistors are also similarly constituted.例文帳に追加

Ｎ型の３連のＭＯＳトランジスタも同様に構成する。 - 特許庁

A P-type MOS transistor 158 and an N-type MOS transistor 160 are connected with a node N1.例文帳に追加

ノードＮ１にはＰ型ＭＯＳトランジスタ１５８、Ｎ型ＭＯＳトランジスタ１６０が接続される。 - 特許庁

The semiconductor device has the N-type MOS transistor 11 and the P-type MOS transistor 12.例文帳に追加

半導体装置は、Ｎ型ＭＯＳトランジスタ１１と、Ｐ型ＭＯＳトランジスタ１２とを備えている。 - 特許庁

N channel MOS TRs are newly added to the conventional level shift circuit so as to always bring the gate potential for the N channel MOS TRs in cross connection a Vtn or over when it is turned on, independently of the capability of the MOS TRs so as to permit state transition even when P channel MOS TRs with an extremely high capacity are not employed.例文帳に追加

レベルシフト回路にNチャネル型MOSトランジスタを新たに追加することにより、たすきがけになるNチャネル型MOSトランジスタがONになる際のゲート電位をMOSトランジスタの能力に関係なく、必ずVtn以上にすることにより、Pチャネル型MOSトランジスタを極端に大きくしなくても、状態を遷移することができる。 - 特許庁

A p-MOS transistor 38 is connected with the intermediate node 5.例文帳に追加

ｐ‐ＭＯＳトランジスタ３８は、中間ノード５に接続されている。 - 特許庁

The memory cell MC includes P channel MOS (Metal-Oxide Semiconductor) transistors (TRs) 1 to 3.例文帳に追加

メモリセルＭＣは、ＰチャネルＭＯＳトランジスタ１〜３を含む。 - 特許庁

P-CHANNEL MOS TRANSISTOR AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE例文帳に追加

ｐチャネルＭＯＳトランジスタおよび半導体装置の製造方法 - 特許庁

The final stage source follower circuit includes a driver MOS transistor and a load MOS transistor, each of which includes a P-type MOS transistor.例文帳に追加

最終段のソースフォロワ回路は、それぞれがＰ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成する。 - 特許庁

The thickness of gate insulating films of a load type P-type MOS and a drive type N-type MOS is 4 nm or less.例文帳に追加

負荷型Ｐ型ＭＯＳ及び駆動型Ｎ型ＭＯＳのゲート絶縁膜厚は、４ｎｍ以下である。 - 特許庁

A cathode of a second Zener diode Z2 is connected between the low-voltage circuit 10 and a drain of the P-channel MOS transistor MP1.例文帳に追加

第2ツェナーダイオードZ2のカソードは、低圧回路10とチャネルMOSトランジスタMP1のドレインとの間に接続されている。 - 特許庁

When the signal UP is turned into a low level, the p-type MOS transistor 22a is conducted, and the p-type MOS transistor 22b is turned into the non-conductive state.例文帳に追加

信号ＵＰがローレベルになると、ｐ型ＭＯＳトランジスタ２２ａが導通して、ｐ型ＭＯＳトランジスタ２２ｂが非導通状態となる。 - 特許庁

The N well of the P type MOS transistor 6 is shut off from the power source.例文帳に追加

Ｐ型ＭＯＳトランジスタ６のＮウェルが電源から遮断される。 - 特許庁

A pixel switching element consists of a n-channel MOS transistor(TR) 6 formed with a pair and a p-channel MOS transistor(TR) 7.例文帳に追加

画素スイッチング素子が対をなすｎチャネルＭＯＳトランジスタ６及びｐチャネルＭＯＳトランジスタ７からなる。 - 特許庁

To keep a size balance between a p-channel MOS transistor and an n-channel MOS transistor in a CMOS device.例文帳に追加

ＣＭＯＳ装置において、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの大きさを平衡させる。 - 特許庁

A P-channel type MOS transistor Q6 for protection against a backward voltage is connected to the back gates of the P-channel type MOS transistors Q2 and Q4.例文帳に追加

そして、Ｐチャネル型ＭＯＳトランジスタＱ２，Ｑ４のバックゲートに接続された逆電圧保護用のＰチャネル型ＭＯＳトランジスタＱ６を設ける。 - 特許庁

The first source follower circuit 1 comprises a P type MOS transistor M1 for input, and a P type MOS transistor M2 operating as a constant current source.例文帳に追加

第１ソースフォロワ回路１は、入力用のＰ型のＭＯＳトランジスタＭ１と、定電流源として動作するＰ型のＭＯＳトランジスタＭ２とからなる。 - 特許庁

The second source follower circuit 2 comprises a P type MOS transistor M3 for input, and a P type MOS transistor M4 operating as a constant current source.例文帳に追加

第２ソースフォロワ回路２は、入力用のＰ型のＭＯＳトランジスタＭ３と、定電流源として動作するＰ型のＭＯＳトランジスタＭ４とからなる。 - 特許庁

A P type MOS transistor P3 is formed in the sense amplifier 107, and a P type MOS transistor P4 is formed in the sense amplifier reference circuit 108.例文帳に追加

Ｐ型ＭＯＳトランジスタＰ３はセンス・アンプ１０７に形成され、Ｐ型ＭＯＳトランジスタＰ４はセンス・アンプ・リファレンス回路１０８に形成されている。 - 特許庁

When a signal UP is turned into a high level, the p-type MOS transistor 22b is conducted in a saturated state, and the p-type MOS transistor 22a is turned into a non-conductive state.例文帳に追加

信号ＵＰはハイレベルになると、ｐ型ＭＯＳトランジスタ２２ｂが飽和状態で導通し、ｐ型ＭＯＳトランジスタ２２ａは非導通状態となる。 - 特許庁

The gate insulation film of the P- channel MOS TRs P1, P2 and of the N-channel MOS TRs N3, N4 is thicker than that of the N-channel MOS TRs N1S-N4S.例文帳に追加

ＰＭＯＳトランジスタＰ１、Ｐ２及びＮＭＯＳトランジスタＮ３及びＮ４のゲート絶縁膜はＮＭＯＳトランジスタＮ１Ｓ〜Ｎ４Ｓのそれらよりも厚い。 - 特許庁

To obtain a display comprising a drive circuit employing a C-MOS in which high integration is realized by reducing the space at the P-MOS part and the N-MOS part.例文帳に追加

Ｐ−ＭＯＳ部とＮ−ＭＯＳ部のスペースを小さくして高集積化したＣ−ＭＯＳを駆動回路等に具備する表示装置を実現する。 - 特許庁

To reduce short channel effect from occurring at a p-channel MOS transistor, even with a short gate length of the MOS transistor, for a complementary MOS transistor.例文帳に追加

相補型ＭＯＳトランジスタにおいて、ＭＯＳトランジスタのゲート長を短くしても、ｐチャネルＭＯＳトランジスタに短チャネル効果が発生し難くくする。 - 特許庁

In the level shifter, two sets (a set comprising TRs P101 and N101 and a set comprising TRs P102 and N101) each consisting of a P-channel MOS transistor(TR) and an N-channel MOS TR connected in series are interposed in parallel between a power terminal and a ground point.例文帳に追加

本発明のレベルシフタは、電源端子と接地点との間において、直列に接続されたpチャンネル型MOSトランジスタとnチャンネル型MOSトランジスタとの２組（トランジスタP101及びN101の組と、トランジスタP102及びN101の組と）が並列に介挿されている。 - 特許庁

A power-on reset circuit 1 connects a connection point (node RG) between a drain of a P-channel MOS transistor 4 and a drain of an N-channel MOS transistor 6 to a charging P-channel MOS transistor 3.例文帳に追加

パワーオンリセット回路１は、充電用のＰチャネルＭＯＳトランジスタ３に、ＰチャネルＭＯＳトランジスタ４のドレインとＮチャネルＭＯＳトランジスタ６のドレインとの接続点（ノードＲＧ）を接続する。 - 特許庁

An input buffer circuit 21 includes a differential circuit consisting of P channel MOS transistors 211-213, N channel MOS transistors 214, 215, and a threshold value changing circuit consisting of P channel MOS transistors 217, 218.例文帳に追加

入力バッファ回路２１は、ＰチャネルＭＯＳトランジスタ２１１〜２１３、ＮチャネルＭＯＳトランジスタ２１４，２１５からなる差動回路と、ＰチャネルＭＯＳトランジスタ２１７，２１８からなる閾値変更回路とを含む。 - 特許庁

A resistor part R2 is provided on a part of wiring from the branching point of the P type MOS transistor PMOS and an N type MOS transistor NMOS through the P type MOS transistor PMOS to a power supply line.例文帳に追加

Ｐ型ＭＯＳトランジスタＰＭＯＳとＮ型ＭＯＳトランジスタＮＭＯＳの分岐点からＰ型ＭＯＳトランジスタＰＭＯＳを通って電源線に至る配線の一部に抵抗部Ｒ２を設ける。 - 特許庁

With respect to n-channel MOS transistors TN-A and TN-B and p-channel MOS transistors TP-A and TP-B comprising the level shift circuit, p-channel MOS transistors TP-C and TP-D comprising a current mirror circuit are formed at the drain of the p-channel MOS transistors TP-A and TP-B.例文帳に追加

レベルシフト回路を構成するＮチャネルＭＯＳトランジスタＴＮ‐Ａ、ＴＮ‐ＢおよびＰチャネルＭＯＳトランジスタＴＰ‐Ａ、ＴＰ‐Ｂにおいて、ＴＰ‐Ａ、ＴＰ‐Ｂのドレインにカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＴＰ‐ＣおよびＴＰ‐Ｄを構成する。 - 特許庁

The level shift circuit is provided with a p-channel MOS transistor(TR) M1 1 that configures a current source, n-channel MOS TRs M13, M14 that configure a current mirror, a p-channel MOS TR M12 for logical input and p-channel MOS TRs M15, M16 acting like a voltage limiter to limit the output voltage.例文帳に追加

電流源を構成するｐ型ＭＯＳトランジスタＭ１１と、カレントミラーを構成するｎ型ＭＯＳトランジスタＭ１３，Ｍ１４と、論理入力するｐ型ＭＯＳトランジスタＭ１２と、出力電圧を制限する電圧リミッタとなるｐ型ＭＯＳトランジスタＭ１５，Ｍ１６を設ける。 - 特許庁