「npn」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An npn transistor formed on the silicon substrate is used.例文帳に追加

シリコン基板上のｎｐｎトランジスタを用いる。 - 特許庁

An NPN transistor 8 is provided to an NPN transistor region 11 of a semiconductor substrate 1 and an amorphous carbon film 5 covers the NPN transistor 8.例文帳に追加

半導体基板１のＮＰＮトランジスタ領域１１にはＮＰＮトランジスタ８が設けられ、アモルファスカーボン膜５がＮＰＮトランジスタ８を覆っている。 - 特許庁

The mono- multi vibrator 16 outputs a rectangular wave of low of a prescribed period to a base of an NPN transistor 17.例文帳に追加

モノマルチバイブレータ１６は、所定の周期のlowの矩形波をNPNトランジスタ１７のベースに出力する。 - 特許庁

NPN transistors Q_2, Q_3 and NPN transistors Q_7, Q_8 respectively form a current mirror circuit.例文帳に追加

また、ｎｐｎトランジスタＱ_2及びＱ_3と、ｎｐｎトランジスタＱ_7及びＱ_8は各々カレントミラー回路を形成している。 - 特許庁

Furthermore, the NPN TR Q5 also acts like generating a clamp voltage to prevent saturation of the NPN TR Q4.例文帳に追加

また、ＮＰＮトランジスタＱ５は、ＮＰＮトランジスタＱ４の飽和防止のためのクランプ電圧発生も兼ねている。 - 特許庁

Where, NPN transistors Q3, Q4 are connected in parallel with the NPN transistors Q1, Q2.例文帳に追加

ここにおいて，ＮＰＮトランジスタＱ１，Ｑ２に対して，ＮＰＮトランジスタＱ３，Ｑ４をそれぞれ並列に設けた。 - 特許庁

In the NPN transistor 17, as voltage inputted to the base is reduced, impedance between a collector and an emitter is made larger.例文帳に追加

NPNトランジスタ１７は、ベースに入力される電圧が低下するので、コレクタ−エミッタ間のインピーダンスが大きくなる。 - 特許庁

Diode-connected NPN transistors Q6 and Q9 are connected to the emitters of NPN transistors Q5 and Q8.例文帳に追加

ＮＰＮトランジスタＱ５とＱ８のエミッタに、それぞれダイオード接続のＮＰＮとトランジスタＱ６とＱ９を接続する。 - 特許庁

NPN transistors Q_1, Q_2, Q_4, Q_5 and NPN transistors Q_6, Q_7, Q_4, Q_5 respectively form a translinear loop.例文帳に追加

ｎｐｎトランジスタＱ_1、Ｑ_2、Ｑ_4及びＱ_5と、ｎｐｎトランジスタＱ_6、Ｑ_7、Ｑ_4及びＱ_5は、各々トランスリニアループを形成している。 - 特許庁

The first and the second transistor Q1, Q2 are NPN transistors, and the auxiliary transistor Qx is also an NPN transistor.例文帳に追加

第１及び第２のトランジスタＱ1 、Ｑ2 をＮＰＮ型トランジスタとし、且つ補助トランジスタＱx もＮＰＮ型トランジスタとする。 - 特許庁

The NPN transistor Q1 and the NPN transistor Q2 constitute a first current mirror circuit, and output an overcurrent detection signal Skk from the collector side of the NPN transistor Q2.例文帳に追加

ＮＰＮトランジスタＱ１及びＮＰＮトランジスタＱ２は第１のカレントミラー回路を構成し、ＮＰＮトランジスタＱ２のコレクタ側から過電流検出信号Ｓｋｋを出力する。 - 特許庁

In a region surrounded with a trench type element isolation region, longitudinal NPN pillars 12 are formed to cross each other in a plane mesh shape so that the depth DT and minimum opening width WTmin of a trench for element isolation and the width WP of the NPN pillars have a prescribed relationship.例文帳に追加

トレンチタイプの素子分離領域に囲まれた領域に縦方向のNPN ピラー12が平面メッシュ状に交差し、素子分離用トレンチの深さDTとその最小開口幅WTmin とNPN ピラーの幅WPが所定の関係を満たすように形成されている。 - 特許庁

Since the insulating region 22 reduces a connecting area between base/emitter of a parasitic NPN transistor constituted of the source region 23, the body region 21 and a drift region 25, the amount of electron, poured from the source region 23 after the parasitic NPN transistor turns ON, is reduced.例文帳に追加

絶縁領域２２は、ソース領域２３とボディ領域２１とドリフト領域２５で構成される寄生のnpnトランジスタのベース・エミッタ間の接合面積を小さくするので、寄生のnpnトランジスタがオンした後にソース領域２３から注入される電子量を低減する。 - 特許庁

The NPN transistor Q1 and the NPN transistor Q3 constitute a second current mirror circuit, and output an overcurrent control signal Sks from the collector side of the NPN transistor Q3 to the overcurrent controller 2.例文帳に追加

ＮＰＮトランジスタＱ１及びＮＰＮトランジスタＱ３は、第２のカレントミラー回路を構成し、ＮＰＮトランジスタＱ３のコレクタ側から過電流制御信号Ｓｋｓを過電流制御部２に出力する。 - 特許庁

When the emitter voltage of the NPN transistors 131, 132 in the differential amplifier 130 is reduced to be lower than reference voltage, a monitor control 120 outputs the signal of a logical value Low from an output terminal 141.例文帳に追加

監視制御部１２０は、差動増幅部１３０のNPNトランジスタ１３１およびNPNトランジスタ１３２のエミッタ電圧が基準電圧より低下すると、出力端子１４１より論理値Lowの信号を出力する。 - 特許庁

The protective circuit 40 is equipped with also a lateral NPN transistor T2, connected to the input element 20 and the lateral NPN transistor T1.例文帳に追加

保護回路（４０）は、入力素子（２０）及び横形ＮＰＮトランジスタ（Ｔ１）に結合された横形ＰＮＰトランジスタ（Ｔ２）をも有する。 - 特許庁

A diode Dd2 is arranged closely to an NPN transistor Q2.例文帳に追加

ダイオードＤｄ２はＮＰＮトランジスタＱ２に近接して配置される。 - 特許庁

A diode Dd1 is arranged closely to an NPN transistor Q1.例文帳に追加

ダイオードＤｄ１はＮＰＮトランジスタＱ１に近接して配置される。 - 特許庁

The NPN transistor NT1 and the resistor R2 are electrostatic protection elements.例文帳に追加

ＮＰＮトランジスタＮＴ１と抵抗Ｒ２は静電気保護素子である。 - 特許庁

The constant current circuit 1 is composed of a first NPN transistor Q1, second NPN transistor Q2, third NPN transistor Q3, fourth NPN transistor Q4, first PchMOS transistor P1, first resistor R1, second resistor R2, and third resistor R3.例文帳に追加

定電流回路１は、第１のＮＰＮトランジスタＱ１、第２のＮＰＮトランジスタＱ２、第３のＮＰＮトランジスタＱ３、第４のＮＰＮトランジスタＱ４、第１のＰｃｈＭＯＳトランジスタＰ１、第１の抵抗Ｒ１、第２の抵抗Ｒ２、及び第３の抵抗Ｒ３から構成されている。 - 特許庁

The same circuit comprises a fourth resistance, a third NPN transistor, a fifth resistance, a sixth resistance, and a fourth NPN transistor.例文帳に追加

これと全く同一の回路を第４の抵抗、第３のＮＰＮトランジスタ、第５の抵抗、第６の抵抗、第４のＮＰＮトランジスタで構成する。 - 特許庁

The base of an npn transistor T2 is connected to the base of the first pnp transistor T1, and a resistor R1 is connected between an emitter of the npn transistor T2 and ground.例文帳に追加

ＮＰＮトランジスタＴ２のベースは第１のＰＮＰトランジスタＴ１のベースに接続し、エミッタと接地との間に抵抗Ｒ１を接続する。 - 特許庁

An npn transistor 1 is formed at one element formation region.例文帳に追加

素子形成領域の１つには、ＮＰＮトランジスタ１が形成されている。 - 特許庁

A thyristor is formed on a SOI substrate, and a diffusion resistor is inserted between an NPN structure and a PNP structure to enhance the hold voltage.例文帳に追加

SOI基板上にサイリスタを配置し、NPN構造とPNP構造を間に拡散抵抗を入れることでホールド電圧を高く設定できる構造とした。 - 特許庁

Switches SW2, SW3 are connected to the emitter sides of these NPN transistors.例文帳に追加

そしてそれらのエミッタ側にスイッチＳＷ２，ＳＷ３を配置した。 - 特許庁

Electrostatic charge accumulated in the electrolytic capacitor C is discharged, a base current flows into the npn capacitor Q1 and the npn transistor Q1 is turned on.例文帳に追加

電解コンデンサＣに蓄積された電荷は放電され、ｎｐｎコンデンサＱ１にベース電流が流れ、ｎｐｎトランジスタＱ１はオン状態となる。 - 特許庁

An npn transistor 1 is formed in one of the element formation areas.例文帳に追加

素子形成領域の１つにＮＰＮトランジスタ１が形成されている。 - 特許庁

The PWM signal sent to the integration circuit is converted into a DC voltage by this circuit and is inputted to the base of an NPN junction transistor 108.例文帳に追加

積分回路に送られたPWM信号は、積分回路によって直流電圧に変換され、NPN接合型トランジスタ１０８のベースに入力される。 - 特許庁

NPN transistors Tr21-Tr2n are disposed in respective blocks B_1-B_n.例文帳に追加

ＮＰＮ型トランジスタＴｒ２１〜Ｔｒ２ｎを各ブロックＢ_1〜Ｂ_n毎に設ける。 - 特許庁

The NPN transistor NT3 and the resistor R3 are replica electrostatic protection elements.例文帳に追加

ＮＰＮトランジスタＮＴ３と抵抗Ｒ３はレプリカ静電気保護素子である。 - 特許庁

When the power supply V2 is turned off, the npn transistor Q2 is turned off.例文帳に追加

電源Ｖ２がオフされると、ｎｐｎトランジスタＱ２はオフ状態となる。 - 特許庁

The leakage current canceling circuit 2 is provided with PNP transistors PT1-3, an NPN transistor NT2, an NPN transistor NT3, and a resistor R3.例文帳に追加

リーク電流キャンセル回路２にはＰＮＰトランジスタＰＴ１乃至３、ＮＰＮトランジスタＮＴ２、ＮＰＮトランジスタＮＴ３、及び抵抗Ｒ３が設けられる。 - 特許庁

One end of the wiring 12 is connected to the reactor L1, and the other end is connected to the intermediate point between the NPN transistor Q3 and the NPN transistor Q4.例文帳に追加

配線１２は、その一方端がリアクトルＬ１に接続され、他方端がＮＰＮトランジスタＱ３とＮＰＮトランジスタＱ４との中間点に接続される。 - 特許庁

The voltage determination circuit 7 is constituted of a voltage drop determining NPN transistor Q1, a reverse NPN transistor Q2, and an on/off-PNP transistor Q3.例文帳に追加

電圧判定回路７は、電圧低下判定用ＮＰＮトランジスタＱ１と、反転用ＮＰＮトランジスタＱ２と、オンオフ用ＰＮＰトランジスタＱ３から構成する。 - 特許庁

Thus, even when the NPN transistor 8 generates heat, since the heat generated from the NPN transistor 8 is efficiently dissipated to the outside of the device via the amorphous carbon film 5, the temperature rise due to the heat generated by the NPN transistor 8 is prevented.例文帳に追加

これにより、ＮＰＮトランジスタ８が発熱しても、ＮＰＮトランジスタ８の熱をアモルファスカーボン膜５を介して装置外へ効率よく排出できるから、ＮＰＮトランジスタ８の発熱による温度上昇を防ぐことができる。 - 特許庁

The respective collectors of an NPN type fourth transistor and an NPN type fifth transistor are connected to the positive output terminal of a DC power supply part, respective bases are connected to the collector of a PNP type third transistor, a third load is connected to the emitter of the NPN type fourth transistor, and a fourth load is connected to the emitter of the NPN type fifth transistor.例文帳に追加

ＮＰＮ型第４トランジスタとＮＰＮ型第５トランジスタのそれぞれのコレクタをＤＣ電源部の正出力端子に接続し、それぞれのベースをＰＮＰ型第３トランジスタのコレクタに接続し、ＮＰＮ型第４トランジスタのエミッタには第３負荷を接続し、ＮＰＮ型第５トランジスタのエミッタには第４負荷を接続する。 - 特許庁

When a blanking instruction signal is at a high level, a video signal level can be lowered by switching on a 2nd npn transistor (Q5) and a 3rd npn transistor (Q6) and switching off a 1st npn transistor (Q7), and the blanking response can be speeded up and also the current consumption can be reduced by using npn transistors.例文帳に追加

ブランク指示信号がハイレベルの時、第２ｎｐｎトランジスタ（Ｑ５）と第３ｎｐｎトランジスタ（Ｑ６）をオンし、第１ｎｐｎトランジスタ（Ｑ７）をオフすることで、ビデオ信号のレベルを低下することができ、ｎｐｎトランジスタを用いることによって、ブランキングの応答を速くすることができ、また、消費電流を減らすことができる。 - 特許庁

An NPN transistor and a junction field- effect transistor are formed in the region 25.例文帳に追加

島領域２５にＮＰＮトランジスタ、接合型電界効果トランジスタを形成する。 - 特許庁

The pnp transistor (Q1) and the npn transistor (Q2) are stacked vertically.例文帳に追加

なお、ｐｎｐトランジスタ（Ｑ１）とｎｐｎトランジスタ（Ｑ２）とは縦に積層されている。 - 特許庁

Then the voltage at a node N3 is increased, and an NPN transistor 202 is turned on.例文帳に追加

そして、ノードＮ３上の電圧が上昇し、ＮＰＮトランジスタ２０２はオンされる。 - 特許庁

The impedance element Z1 is connected at one end to the base of the NPN transistor NT1.例文帳に追加

インピーダンス素子Ｚ１は一端がＮＰＮトランジスタＮＴ１のベースに接続される。 - 特許庁

In the NPN transistor Tr2, the collector is connected to the terminal 122 via the resistor R2, while the emitter is connected to the terminal 121, and the base is connected to the collector of the NPN transistor Tr1, respectively.例文帳に追加

ＮＰＮトランジスタＴｒ２は、コレクタが抵抗Ｒ２を介して端子１２２に、エミッタが端子１２１に、ベースがＮＰＮトランジスタＴｒ１のコレクタにそれぞれ接続される。 - 特許庁

An NPN-transistor and a junction type field effect transistor are formed on the island region 25.例文帳に追加

島領域２５にＮＰＮトランジスタ、接合型電界効果トランジスタを形成する。 - 特許庁

The p-well 4B is used as the base of the vertical type npn bipolar transistor 30.例文帳に追加

このＰウエル４Ｂは、縦型ＮＰＮバイポーラトランジスタ３０のベースに用いられる。 - 特許庁

An NPN transistor and a junction field effect transistor are formed at the island region 26.例文帳に追加

島領域２６にＮＰＮトランジスタ、接合型電界効果トランジスタを形成する。 - 特許庁