「junction transistor」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a semiconductor device having the enough less short channel effect of a field effect transistor with less junction capacitance, and with a less junction leakage current.例文帳に追加

電界効果トランジスタの短チャネル効果が十分に小さく、且つ、接合容量および接合リーク電流も十分に小さい半導体装置を提供する。 - 特許庁

To provide a hetero junction MIS field effect transistor capable of obtaining excellent body contact and of preferably controlling the potential of a hetero junction layer.例文帳に追加

良好なボディコンタクトを得ることが可能でかつヘテロ接合層の電位を好適に制御可能なヘテロ接合ＭＩＳ型電界効果型トランジスタを提供する。 - 特許庁

To provide a method for forming a high-performance bipolar junction transistor and a CMOS transistor with integration by reducing the number of masking steps.例文帳に追加

マスキングステップを少なくして高性能なバイポーラ接合形トランジスタ及びＣＭＯＳトランジスタを集積して形成する方法を提供する。 - 特許庁

The PN junction of the lateral bipolar transistor is formed of a lower concentration impurity region than the bipolar transistor of the lamination direction.例文帳に追加

横方向のバイポーラトランジスタのｐｎ接合は、積層方向のバイポーラトランジスタよりも低濃度の不純物領域によって形成されている。 - 特許庁

A junction a, between the first transistor Q1 and the choke coil L1, and the base of the second transistor Q2 are connected to each other via a capacitor C3.例文帳に追加

第１のトランジスタＱ１とチョークコイルＬ１の接続点ａと第２のトランジスタＱ２のベースとが、コンデンサＣ３を介して接続されている。 - 特許庁

To provide a P-N junction element and its manufacturing method, especially the P-N junction element including an organic composite material, to provide its manufacturing method, and to provide an organic transistor using the P-N junction.例文帳に追加

本発明は、Ｐ—Ｎ接合素子及びその製造方法に係り、特に有機複合材料を含むＰ—Ｎ接合素子及びその製造方法、該Ｐ−Ｎ接合を利用する有機トランジスタに関する。 - 特許庁

To eliminate effect of a junction leak of a first conductivity-type semiconductor region included in a write transistor.例文帳に追加

書き込みトランジスタが備える第１導電型半導体領域の接合リークの影響を排除する。 - 特許庁

To provide a hetero-junction bipolar transistor meeting high breakdown resistance required following tendency for large output.例文帳に追加

高出力化に付随して要求される高耐破壊化を満たすヘテロ接合バイポーラトランジスタを提供する。 - 特許庁

To realize a high breakdown voltage in a Schottky junction type field effect transistor.例文帳に追加

ショットキー接合型電界効果型トランジスタにおいて、高耐圧特性を実現することを目的とする。 - 特許庁

A protective element including pn junction areas 34 and 35 is formed around the MOS transistor 1.例文帳に追加

ＭＯＳトランジスタ１の周囲には、ＰＮ接合領域３４、３５を有する保護素子が形成されている。 - 特許庁

A protective element including pn junction areas 21 and 22 is formed around the npn transistor 1.例文帳に追加

ＮＰＮトランジスタ１の周囲には、ＰＮ接合領域２１、２２を有する保護素子が形成されている。 - 特許庁

To provide a hetero-junction bipolar transistor having a low on-state resistance and a high destructive breakdown voltage.例文帳に追加

低いオン抵抗を有し且つ高い破壊耐圧を有するヘテロ接合バイポーラトランジスタを提供する。 - 特許庁

To provide a hetero-junction compound semiconductor field-effect transistor having less parasitic resistance.例文帳に追加

寄生抵抗を低減できるヘテロ接合型化合物半導体電界効果トランジスタを提供すること。 - 特許庁

ELECTRONIC DEVICE HAVING LV TRANSISTOR INCLUDING SALICIDE JUNCTION AND NON-VOLATILE MEMORY CELL, AND MANUFACTURE THEREOF例文帳に追加

サリサイド接合をもつＬＶトランジスタ及び不揮発性メモリセルを有する電子装置及びその製造方法 - 特許庁

SILICON CARBIDE BIPOLAR JUNCTION TRANSISTOR HAVING SILICON CARBIDE PASSIVATION LAYER ON BASE REGION AND METHOD OF FABRICATING THEREOF例文帳に追加

ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 - 特許庁

To provide a high-speed hetero junction bipolar transistor(HBT) of high productivity as well as its manufacturing method.例文帳に追加

生産性の高い高速のヘテロ接合バイポーラトランジスタ（HBT）及びその製造方法を実現することである。 - 特許庁

To reduce junction electric field strength in a semiconductor region for a source and a drain of a field effect transistor.例文帳に追加

電界効果トランジスタのソース・ドレイン用の半導体領域における接合電界強度を低減する。 - 特許庁

To provide a hetero-junction bipolar transistor which satisfies high breakdown resistance required in association with increase in output.例文帳に追加

高出力化に付随して要求される高耐破壊化を満たすヘテロ接合バイポーラトランジスタを提供する。 - 特許庁

There is formed an extended electrode 43, which is continuous to a gate electrode of the junction-type field effect transistor.例文帳に追加

接合型電界効果トランジスタのゲート電極に連続して、拡張電極４３を形成する。 - 特許庁

To suppress dispersion of a cutoff characteristic and junction leak of a selection transistor while improving the cutoff characteristic of the transistor even when miniaturization advances.例文帳に追加

微細化が進んだ場合であってもトランジスタのカットオフ特性を改善しつつ、選択トランジスタのカットオフ特性のバラツキ及びジャンクションリークを抑制する。 - 特許庁

An on-resistor of the pass transistor is replaced with a resistor R, while a P-N junction part of the pass transistor is replaced with capacitor C1 and C2 and diodes D1 and D2.例文帳に追加

パストランジスタのＯＮ抵抗を抵抗Ｒで置き換えるとともに、該パストランジスタのＰＮ接合部をコンデンサＣ１、Ｃ２およびダイオードＤ１、Ｄ２で置換する。 - 特許庁

Thereby, since the selective transistor can be cut off surely, a undesirable current can be prevented from flowing into the selective transistor (and MTJ(magnetic tunnel junction) cell).例文帳に追加

これにより、選択トランジスタを確実に遮断できるので、望ましくない電流が選択トランジスタ（およびＭＴＪセル）を流れることを防止できる。 - 特許庁

To simultaneously manufacture a vertical bipolar transistor and a junction field-effect transistor without production of non-etched parts, while preventing production of deficiencies in characteristics.例文帳に追加

エッチング残りが生ずることがなく、特性不良の発生を防止でき、縦型バイポ─ラトランジスタおよび接合型電界効果トランジスタを同時に製造する。 - 特許庁

It is characteristic that a part of the junction type field effect transistor and a part of the resetting transistor are made to face each other.例文帳に追加

本発明は、接合型電界効果トランジスタのゲート領域の一部と、リセット用トランジスタのゲートの一部とを互いに対向させたことを特徴とする。 - 特許庁

ELECTRONIC DEVICE AND MANUFACTURE THEREOF INCLUDING NONVOLATILE MEMORY CELL SUBJECTED TO NON-SALICIDE PROCESSING, HIGH-VOLTAGE TRANSISTOR SUBJECTED THERETO, AND JUNCTION LOW-VOLTAGE TRANSISTOR SUBJECTED TO SALICIDE PROCESSING例文帳に追加

非サリサイド処理不揮発性メモリセル、非サリサイド処理高電圧トランジスタ、及びサリサイド処理接合低電圧トランジスタを含む電子デバイスの製法および電子デバイス - 特許庁

To provide an SiGeC heterojunction bipolar transistor in which high-speed operation can be maintained at the time of a high collector current, and to provide a manufacturing method of the SiGeC hetero junction bipolar transistor.例文帳に追加

本願発明は、高コレクタ電流時、高速動作を維持できるＳｉＧｅＣヘテロ接合バイポーラトランジスタ、及びその製造方法を提供する。 - 特許庁

A gate insulating film is inserted between the tunnel junction layer and the word line diffusion layer adjacent thereto, and a tunnel junction type transistor is constituted by a part of the trench capacitors, the vertical tunnel junction layers and a part of the word line diffusion layers.例文帳に追加

トンネル接合層とこれに隣接するワード線拡散の間には、ゲート絶縁膜が挿入され、トレンチキャパシタの一部と、縦型トンネル接合層と、ワード線拡散層の一部とで、トンネル接合型トランジスタを構成する。 - 特許庁

FORMATION METHOD FOR FORMING pn-JUNCTION IN POLYSILICON FILM, SUBSTRATE MANUFACTURING METHOD OF THIN-FILM TRANSISTOR, AND IMAGE DISPLAY例文帳に追加

ポリシリコン膜におけるｐｎ接合の形成方法、薄膜トランジスタ基板の製造方法、および画像表示装置 - 特許庁

The magnetic tunnel junction section MTJ is coupled between a write-word line WWL and the access transistor ATR.例文帳に追加

磁気トンネル接合部ＭＴＪは、ライトワード線ＷＷＬおよびアクセストランジスタＡＴＲの間に結合される。 - 特許庁

To provide a structure that reduces an off-state current of a field effect transistor using a conductor-semiconductor junction.例文帳に追加

導体半導体接合を用いた電界効果トランジスタのオフ電流を低減せしめる構造を提供する。 - 特許庁

In the lateral junction type field effect transistor, an n-type epitaxial layer 4 and a gate region 5 are formed successively on a p^--epitaxial layer 3.例文帳に追加

ｐ^-エピタキシャル層３上に、ｎ型エピタキシャル層４とゲート領域５とが順に形成されている。 - 特許庁

The reference voltage to the regulator 120 is supplied from the junction between a constant-current source and the source of the transistor 103.例文帳に追加

レギュレータ１２０への基準電圧は、定電流源とトランジスタ１０３のソース接続点から供給される。 - 特許庁

To provide a pn-junction type field effect transistor having source/ drain electrodes with small electric resistance.例文帳に追加

ソース／ドレイン電極の電気抵抗が低い構成を備えてｐｎ接合型電界効果トランジスタを提供する。 - 特許庁

This pressure-resistant analog switch circuit is provided with a high pressure-resistant junction type FET 71, resistances 72 and 73, a diode 74, and an NPN transistor 75.例文帳に追加

高耐圧接合型ＦＥＴ７１と、抵抗７２，７３と、ダイオード７４と、ＮＰＮトランジスタ７５とを備える。 - 特許庁

In one embodiment, a method provides a bipolar junction transistor (202) that is coupled to a first power supply (204).例文帳に追加

一実施形態において、一方法は、第１の電力源(204)に結合されるバイポーラ接合トランジスタ(202)を提供する。 - 特許庁

A power transistor device includes a substrate and the substrate forms a PN junction with a buffer layer that overlaps thereon.例文帳に追加

パワートランジスタデバイスは基板を含み、当該基板は、上に重なっているバッファ層とのＰＮ接合を形成する。 - 特許庁

The magnetic tunnel junction part MTJ is connected between a write word line WWL and the access transistor ATR.例文帳に追加

磁気トンネル接合部ＭＴＪは、ライトワード線ＷＷＬおよびアクセストランジスタＡＴＲの間に結合される。 - 特許庁

To obtain an SiC-made junction type high yield field effect transistor having a channel region using high-mobility electrons.例文帳に追加

高歩留りをもたらす、移動度の高い電子を用いたチャネル領域を有するＳｉＣ製のＪＦＥＴを得る。 - 特許庁

A semiconductor chip includes different widths of columns constituting a super-junction structure in a DMOS transistor.例文帳に追加

ＤＭＯＳトランジスタにおけるスーパージャンクション構造を構成するコラムの幅が異なるものを半導体チップに備える。 - 特許庁

To provide a hetero-junction bipolar transistor having a base collector mesa having a stable shape, and to provide a method for manufacturing it.例文帳に追加

安定した形状のベースコレクタメサを有するヘテロ接合バイポーラトランジスタ、及びその製造方法を提供する。 - 特許庁

BIPOLAR JUNCTION TRANSISTOR WITH HIGH GAIN THAT CAN BE INTEGRATED WITH CMOS PROCESS, AND ITS FORMING METHOD例文帳に追加

ＣＭＯＳ工程と統合されることができる高い利得を有するバイポーラ接合トランジスタ及びその形成方法 - 特許庁

HETERO-JUNCTION BIPOLAR TRANSISTOR(HBT) CIRCUIT, CIRCUIT DESIGNING METHOD THEREOF AND OPERATION ANALYZING METHOD USING THE SAME例文帳に追加

ヘテロジャンクション・バイポーラ・トランジスタ（ＨＢＴ）回路及びその回路設計方法並びにそれを用いた動作解析方法 - 特許庁

METHOD FOR PRODUCING HIGH PERFORMANCE SiGe HETERO- JUNCTION BIPOLAR TRANSISTOR BiCMOS ON SILICON WAFER ON INSULATOR例文帳に追加

高性能ＳｉＧｅヘテロ接合バイポーラトランジスタＢｉＣＭＯＳを絶縁体上シリコン基板に製造する方法 - 特許庁

To reduce on-resistance in a field effect transistor of a semiconductor device having a hetero junction.例文帳に追加

ヘテロ接合を有する半導体装置の電界効果トランジスタにおけるオン抵抗の低減を図ることを課題とする。 - 特許庁

A semiconductor device is provided with a field effect transistor formed on a substrate 11 and a pn junction diode.例文帳に追加

半導体装置は、基板１１の上に形成された電界効果トランジスタとｐｎ接合ダイオードとを備えている。 - 特許庁