1153万例文収録!

「critical test」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > critical testの意味・解説 > critical testに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

critical testの部分一致の例文一覧と使い方

該当件数 : 26



例文

the critical test 例文帳に追加

臨界実験 - 日本語WordNet

CRITICAL PATH TEST METHOD例文帳に追加

クリティカルパステスト方法 - 特許庁

CRITICAL PATH TEST METHOD, INTEGRATED CIRCUIT DEVICE, CRITICAL PATH TEST SYSTEM, AND METHOD FOR MANUFACTURING INTEGRATED CIRCUIT DEVICE例文帳に追加

クリティカルパステスト方法、集積回路装置、クリティカルパステスト方式及び集積回路装置の製造方法 - 特許庁

To obtain a critical pass testing method capable of simply judging whether a critical pass test is applied to all passes or an optional pass.例文帳に追加

クリティカルパステストが全ての、あるいは任意のパスについて行われたか否かを簡単に判定できるクリティカルパステスト方法を提供する。 - 特許庁

例文

To provide a test method for an integrated circuit device and a critical path capable of measuring easily the maximum operation frequency by a true critical path.例文帳に追加

真のクリティカルパスで最高動作周波数が簡単に測定化可能な集積回路装置、クリティカルパスのテスト方法を目的とする。 - 特許庁


例文

To provide a design method for a scan test circuit allowing the inspection of a critical path of a semiconductor integrated circuit by a scan test.例文帳に追加

スキャンテストによって半導体集積回路のクリティカルパスの検査を可能にするスキャンテスト回路の設計方法を提供する。 - 特許庁

To carry out a memory test at a high speed by evading that the path of an input signal for the memory test or an output signal of the memory becomes the critical path for a memory test, and to reduce further the number of terminals at the memory test.例文帳に追加

メモリテスト時にメモリテスト用入力信号やメモリの出力信号の経路がクリチカルな経路となることを回避してメモリテストを高速に行い、さらにメモリテスト時の端子数を削減する - 特許庁

A field pointing general purpose class instance is not necessary to be critical, therefore the test of initialization or existence can be left as non-critical.例文帳に追加

汎用クラスインスタンスを指すフィールドは、クリティカルである必要はなく、そのため初期化または存在の検査はノンクリティカルのままにしておくことができる。 - 特許庁

To make generable a delay test pattern without changing the structure of an ON pass even when a critical pass subjected to a delay test is a reconverged pass.例文帳に追加

ディレイテスト対象のクリティカルパスが再収束パスである場合も、オンパスの構造を変化させることなくディレイテスト用パタン生成を可能とする。 - 特許庁

例文

To perform efficient generation of a test pattern capable of taking account of connection relation of instances on a critical path and avoiding an incorrect test, in creation of a test pattern of a semiconductor integrated circuit.例文帳に追加

半導体集積回路のテストパタンの作成において、クリティカルパス上のインスタンスの接続関係を考慮し、かつ、誤テストを回避するテストパタンの生成を効率的に行う。 - 特許庁

例文

To conduct a delay test of a path as a probable critical path in a manufactured integrated circuit.例文帳に追加

製造された集積回路に対し、クリティカルパスとなる確率が高いパスのディレイテストをすることができるようにする。 - 特許庁

To provide a fuse circuit that allows adjustment of critical voltage which becomes a reference for detecting the condition of the fuse during test.例文帳に追加

テスト時に、ヒューズの状態を検出するのに基準となる臨界電圧を調整できるヒューズ回路を提供すること。 - 特許庁

In the test operation, an opening of an outdoor expansion valve 26 is determined to allow the refrigerant flowing into a gas-liquid separator 25 to have a pressure lower than the critical pressure.例文帳に追加

試運転では、気液分離器(25)に流入する冷媒が臨界圧力以下となるように室外膨張弁(26)の開度を設定する。 - 特許庁

For example, an F/F (frip-frop) chain circuit 21 for a SCAN test to activate the critical path 12 in the combination circuit 11 is configured by using SCAN F/F (frip-frop for scan test) (1) 21a to SCAN F/F (5) 21e having MUXs 22a-22e.例文帳に追加

たとえば、組み合わせ回路11のクリティカルパス12を活性化させるためのSCANテスト用F/Fチェーン回路21を、MUX22a〜22e付きのSCAN F/F(1)21a〜SCAN F/F(5)21eを用いて構成する。 - 特許庁

A method is provided, which prints a series of test patterns 200 on a test substrate using a lithography projection apparatus in order to measure a critical dimension printed as a function of a preset value of the amount of exposure dose and a preset value of focal length.例文帳に追加

印刷されたクリティカルディメンジョンを露光ドーズ量設定値および焦点設定値の関数として測定するために、リソグラフィ投影装置を使用して試験基板に一連の試験パターン200を印刷する方法が提供される。 - 特許庁

The spun-dyed polypropylene-based fiber to which is stuck 0.1-5.0 mass% of an fishing oil in which the critical strain value of ABS resin by the resistance test by a 1/4 ellipse method is ≥0.30% value.例文帳に追加

耐薬品性試験「1/4楕円法」により、ABS樹脂の臨界歪み値が0.30%以上の値となる油剤が0.1〜5.0質量%付着してなる原液着色ポリプロピレン系繊維。 - 特許庁

A semiconductor integrated circuit 2 comprising an actual circuit 1 including a multi-stage logic circuit is provided with a test circuit 3 having circuitry identical to that of a logic circuit constituting the critical path P1 of the actual circuit 1.例文帳に追加

多段の論理回路を含む実回路1からなる半導体集積回路2において、前記実回路1のクリティカルパスP1を構成する論理回路と同じ回路構成のテスト回路3を設けた。 - 特許庁

To provide an image output system with high quality for performing a defect reproduction test in a short time at a low cost and performing various detailed variation tests and a critical test in a short time at a low cost so as to sufficiently assure operations of components and to provide an operation reproduction method for the image output system.例文帳に追加

不具合再現テストを短時間に低コストで実施し、また、細かな種々のバリエーションテストや限界テストを短時間に低コストで実施して構成要素の動作を十分に保証した高品質の画像出力システムの提供および画像出力システムの動作再現方法を提供する。 - 特許庁

A test operation for circulating a refrigerant in the refrigerant circuit 10 so that high pressure of the refrigerating cycle becomes higher than a critical pressure of the refrigerant, is performed in a noncondensable gas discharging step of a constructing process of this refrigerating unit 1.例文帳に追加

冷凍装置(1)の施工工程における非凝縮性ガス排出ステップの際に、冷凍サイクルの高圧が冷媒の臨界圧力よりも高くなるように冷媒回路(10)で冷媒を循環させる試運転を行う。 - 特許庁

The method is achieved by applying a critical area analysis to individual library elements used to form a specified product and estimating an affection on the test yield by a combination of these library elements.例文帳に追加

この方法は、特定の製品を形成するのに用いられる個々のライブラリ・エレメントにクリティカル・エリア解析を適用し、これらライブラリ・エレメントの結合によるテスト歩留まりへの影響を推定することにより達成される。 - 特許庁

To provide a paper sheet processor for surely performing passage detection by inserting a test chart having the critical permeability of passage detection into a processing paper sheet, and confirming the operation of a passage detector in the case of performing paper sheet processing.例文帳に追加

通過検知の限界透過率を有するテストチャートを処理紙葉類に挿入し紙葉類処理時に通過検知器の動作を確認することにより通過検知を確実におこなうことが可能な紙葉類処理装置を提供する。 - 特許庁

A strength H of a stress singular field near a contact end is determined from a maximum stress distribution obtained by a finite element method, and a fatigue test result is organized by a ratio of a strength ΔH of the stress singular field and a strength ΔHc of a crack initiation critical stress singular field.例文帳に追加

接触端近傍の応力特異場の強さHを、有限要素法から得られる最大応力分布から求めて、応力特異場の強さΔHとき裂発生限界応力特異場の強さΔHcの比率で、疲労試験結果を整理した。 - 特許庁

To provide a semiconductor device configured by loading an ECC (Error Correcting Code) circuit and a BIST (Built In Self Test) circuit on a memory configured to surely correct an error by the ECC circuit in an activated state of the ECC circuit and the BIST circuit at a test, and conducting sufficient screening for the ECC circuit and the critical path of the memory.例文帳に追加

メモリにECC回路とBIST回路とを搭載して構成された半導体装置において、テスト時に、ECC回路とBIST回路とが活性化された状態で、ECC回路によるエラー訂正が必ず行われるように構成され、ECC回路やメモリのクリティカルパスなどの十分なスクリーニングを行うことができる、半導体装置を提供することを目的とする。 - 特許庁

The fuse circuit includes: a fuse block configured to drive an output node through a current path including the fuse in response to a fuse enable signal; and a voltage detection block configured to detect the voltage level of the output node based on the critical voltage adjusted according to a test mode signal, thereby generating a fuse condition signal.例文帳に追加

ヒューズイネーブル信号に応じて、ヒューズを備える電流経路を介して出力端を駆動するヒューズ部と、テストモード信号に応じて調整される臨界電圧を基準として、前記出力端の電圧レベルを検出してヒューズ状態信号を生成する電圧検出部とを備える。 - 特許庁

Focus variation in photolithography process is detected using photomasks with test features T1, T2 adapted to print patterns with critical dimensions that can be measured and analyzed to determine magnitude and direction of defocus from a best focus position of an exposure tool during a lithographic process.例文帳に追加

リソグラフィ工程の間露光装備の最適焦点からの焦点誤差のサイズ及び方向を決定するため測定及び分析できる最小線幅を有する印刷パターンに適したテストフィーチャーT1,T2を有するフォトマスクを用いてリソグラフィ工程において焦点変化を測定する。 - 特許庁

例文

In the semiconductor operating speed guaranteeing circuit 10 provided in an LSI 13, an operating speed guaranteeing mode selector 11 sets a measuring mode and an operating speed guaranteeing state input circuit 12 generates input data to an input selector 13 to set operations of registers 5, 6 including a combinational circuit 4 in the LSI 3 to a most critical state by using a speed measuring special purpose test vector 1 and an LSI tester 2.例文帳に追加

LSI3に設けられた半導体動作速度保証回路10においては、速度測定専用テストベクタ1とLSIテスタ2を用いることにより、LSI3内の組み合わせ回路4を含むレジスタ5、6間の動作をもっともクリティカルな状態に設定するために、入力セレクタ13に対し、動作速度保証モード選択回路11が測定モードを設定し、動作速度保証状態入力回路12が入力データを生成する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
  
日本語WordNet
日本語ワードネット1.1版 (C) 情報通信研究機構, 2009-2026 License. All rights reserved.
WordNet 3.0 Copyright 2006 by Princeton University. All rights reserved.License
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS