「column row」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

The transparent ITO electrodes 3a are row electrodes patterned on the glass substrate 2A in stripes and the transparent ITO electrodes 3b are column electrodes patterned on the glass substrate 2B in stripes.例文帳に追加

ＩＴＯ透明電極３ａは、ガラス基板２Ａ上にストライプ状にパターンニングされた行電極であり、ＩＴＯ透明電極３ｂは、ガラス基板２Ｂ上にストライプ状にパターンニングされた列電極である。 - 特許庁

In exposure treatment, the patterns corresponding to the respective pixels are respectively formed using a pair of light transmission parts adjacent to each other in column and row directions as one unit.例文帳に追加

この場合、各露光処理において、行方向および列方向において、それぞれ相互に隣接する一対の光透過部の画素を１単位として各画素に対応したパターンをそれぞれ形成する。 - 特許庁

A semiconductor memory performs the burst operation by generating internally the request signal of refresh operations and is constituted so as to change column addresses and row addresses for accessing a memory core 24 during the burst operation.例文帳に追加

リフレッシュ動作の要求信号を内部発生し、バースト動作を行う半導体記憶装置であって、該バースト動作中にメモリコア２４にアクセスするコラムアドレスおよびロウアドレスを変化させるように構成する。 - 特許庁

The row signal electrode driving circuit 7 and the column signal electrode driving circuit 8 display each pixel data in the group by relating to each of two display periods in one subframe period.例文帳に追加

列信号電極駆動回路７と行走査信号電極駆動回路８は、グループ内でそれぞれの画素データを、１サブフレーム期間内に２つ設けた表示期間のそれぞれに対応させて表示させる。 - 特許庁

One voltage level is applied to the entire second column to provide a supply voltage to the photosensitive devices and to the entire second row to generate a reset enable signal for the photosensitive devices.例文帳に追加

１つの電圧レベルが第２の列全体に印加されて感光デバイスに供給電圧を付与するとともに、第２の行全体に印加されて感光デバイスに対するリセットイネーブル信号を生成する。 - 特許庁

In the upper and lower unit chambers 25 and 26, 9 halogen lamps 27 for a row and 36 halogen lamps 28 for a column are respectively arrayed in a crisscross lattice shape to configure a heat source unit 35.例文帳に追加

上下のユニット室２５，２６には、それぞれ９本の横列用ハロゲンランプ２７と、３６本の縦列用ハロゲンランプ２８が縦横格子状に配列されていて熱源ユニット３５が構成されている。 - 特許庁

At least one of the row conductor and the column conductor is driven at a prescribed voltage level and the voltage level is read from the driven conductor during scanning of the switch matrix.例文帳に追加

前記行コンダクタと列コンダクタのうちの少なくとも１つは所定の電圧レベルで駆動することができ、そして、上記スイッチ・マトリックスの走査中にそこから電圧レベルを読取らせることができる。 - 特許庁

The first and second focus electrodes are each connected to the column extraction electrode, and insulated from the row extraction electrode and the anode electrode, and placed on opposing sides of the cathode emitter.例文帳に追加

第一集束電極と第二集束電極は、それぞれ列引出し電極に接続され、行引出し電極及び陽極電極と絶縁的に設置され、陰極エミッタの両側に設置されている。 - 特許庁

The plasma display panel formed with pixel cells including fluorophor materials and a secondary electron emission material in each crossing of a plurality of column electrodes and a plurality of row electrode pairs is driven as follows.例文帳に追加

複数の列電極と複数の行電極対との各交叉部に、蛍光体材料及び二次電子放出材料を含む画素セルが形成されているプラズマディスプレイパネルを以下の如く駆動する。 - 特許庁

This is the only parameter received and is composed of the following: 0 = Vertical split position, 1 = Horizontal split position 2 = Top row visible 3 = Leftmost column visible 4 = Active pane 例文帳に追加

唯一のパラメータで、以下のような内容の配列となります。 0 = 縦方向の分割位置,1 = 横方向の分割位置,2 = 一番上に表示される行,3 = 一番左に表示される列,4 = アクティブなウィンドウ枠 - PEAR

Then when the number of pixels is (n) in a row direction and (m) in a column direction, the number of data lines 4 is (n) and the number of scanning lines 3 is 3m, so that the number of data lines 4 can be decreased.例文帳に追加

そして、画素数が行方向にｎ個、列方向にｍ個である場合には、データライン４の数がｎ本、走査ライン３の数が３ｍ本となり、データライン４の数を少なくすることができる。 - 特許庁

An element in elements of the LDPC check matrix (H) is a zero matrix if the element is an element in a row for generating parity (p_a) corresponding to the informational data (a) and in a column for reflecting the informational data (b).例文帳に追加

そして、ＬＤＰＣ検査行列Ｈの要素のうち、情報データａに対応するパリティｐ_a を生成する行であって、情報データｂを反映する列の要素は零行列である。 - 特許庁

This data storage device is provided with a memory having a matrix type storage region with a plurality of storage region relating to positions of fuel racks set to a row and a plurality of storage regions related to engine rotation speed set to a column.例文帳に追加

燃料ラックのラック位置に係る複数の記憶領域を行とし、エンジン回転数に係る複数の記憶領域を列とするマトリックス型記憶領域を有するメモリを備えさせる。 - 特許庁

A first table is so structured that the number of women and the number of men are arranged in the vertical direction and in the horizontal direction in an ascending order, respectively; and each dummy number of persons N(1) is arranged in a cell of a row A(1) and a column A(2).例文帳に追加

第１の表は、女性の人数を縦、男性の人数を横にそれぞれ小さい順に配列し、Ａ（１）行Ａ（２）列のセルに疑似人数Ｎ（１）を配列した表である。 - 特許庁

The solid state image sensor comprises a plurality of photoelectric conversion elements 31 arranged in a two-dimensional array, a vertical shift register 503 disposed in a column direction and a horizontal shift register 504 disposed in a row direction.例文帳に追加

２次元アレイ状に配置された複数個の光電変換素子３１と、行方向に配置された垂直のシフトレジスタ５０３と、列方向に配置された水平のシフトレジスタ５０４とを有する。 - 特許庁

Whether an address signal is to be outputted to a row decoding circuit 12 or not is selected by a selector 14 and whether the address signal is to be outputted to a column decoding circuit 13 or not is selected by a selector 17.例文帳に追加

アドレス信号を行デコード回路１２に出力するか否かがセレクタ１４により選択され、アドレス信号を列デコード回路１３に出力するか否かがセレクタ１７により選択される。 - 特許庁

In reading data, a sense enable signal is first activated to start to charge the data line before forming a current path including the data line and a selection memory cell in accordance with row and column selection operation.例文帳に追加

データ読出時において、行および列選択動作に応じて、データ線および選択メモリセルを含む電流経路が形成される前に、センスイネーブル信号を先に活性化させ、データ線の充電を開始する。 - 特許庁

The storage part 102 capable of shifting data in the direction of a row and in the direction of a column is used in common as a buffer area for a wavelet conversion part 101 and as a buffer area for an encoding/decoding part 109.例文帳に追加

行方向及び列方向へデータシフト可能な記憶部１０２を、ウェーブレット変換部１０１のためのバッファ領域及び符号化復号化部１０９のためのバッファ領域として共用する。 - 特許庁

The image sensor includes two-dimensional arrays, in which quantum type visible light detectors and thermal infrared light detectors cyclically aligned on a substrate, signal lines arranged for each column along the visible light detectors and the thermal infrared light detectors that are aligned in the column direction, and a drive lines arranged for each row along the visible light detectors and the thermal infrared light detectors that are aligned in the row direction.例文帳に追加

量子型の可視光検出器と熱型の赤外光検出器とが基板上に周期的に並んだ２次元アレイと、列方向に並ぶ前記可視光検出器または前記赤外光検出器に沿って列ごとに配置された信号線と、行方向に並ぶ前記可視光検出器または前記赤外光検出器に沿って行ごとに配置された駆動線とを前記基板上に備えたイメージセンサとしたこと。 - 特許庁

In a head sub-field SF1, a voltage LP using row electrodes Y1-Yn as an anode side and using column electrodes D as a cathode side is applied across both side electrodes immediately after an addressing process, and thereby a micro light-emitting process LL which makes micro light-emitting discharge occur between the row electrodes Y1-Yn and column electrodes D in a display cell in the lighting mode is performed.例文帳に追加

先頭のサブフィールドＳＦ１では、アドレス行程の直後に、一方の行電極Ｙ１〜Ｙｎを陽極側とし且つ列電極Ｄを陰極側とした電圧ＬＰを両電極間に印加することにより、点灯モードの状態にある表示セル内の一方の行電極Ｙ１〜Ｙｎ及び列電極Ｄ間で微小発光放電を生起させる微小発光行程ＬＬを実行する。 - 特許庁

Relating to a memory control device 1 provided with a word line selecting information storing section arranged between a memory cell array 9 and a row decoder 33, a column selecting information storing section 17 arranged between a column selector 39 and a column decoder 37, and a control circuit 19, each selecting information storing section 11, 17 is constituted of sift registers including a selector 23 and a flip-flop 21.例文帳に追加

メモリアレイ９とロウデコーダ３３との間に介装されたワード線選択情報記憶部１１と、カラムセレクタ３９とカラムデコーダ３７との間に介装されたカラム選択情報記憶部１７と、制御回路１９とを備えるメモリ制御装置１において、セレクタ２３とフリップフロップ２１とを含むシフトレジスタで各選択情報記憶部１１，１７を構成する。 - 特許庁

A reset carriage 3 is made to travel on a track provided on a reset pillar 2 in the row direction with respect to a multi-display system 1 in which displays 10, 10, ... are disposed into a matrix of m rows and n columns (m and n are natural numbers) so as to output a reset signal for every row unit to a display corresponding to a specified column.例文帳に追加

ディスプレイ１０，１０，…がｍ行×ｎ列（ｍ，ｎは、自然数）の行列状に配置されたマルチディスプレイシステム１に対し、リセット用ピラー２上で行方向に設けられた軌道に、リセット用台車３を走行させることで、行単位で、指定された列に対応するディスプレイに対してリセット信号を出力させる。 - 特許庁

The semiconductor device includes: a cell array 4 for a CAM (Contents Addressable Memory ) for storing operation setting information of the semiconductor device 1; a controller 8 for controlling reading from and writing to the cell array for a CAM; a row decoder 5; and column decoders 6, and the device has a constitution to assign different row addresses for every function block which have different operation setting information.例文帳に追加

本発明の半導体装置は、半導体装置１の動作設定情報を記憶するＣＡＭ用セルアレイ４と、ＣＡＭ用セルアレイの読出しと書込みを制御するコントローラ８、ローデコーダ５、コラムデコーダ６を有し、動作設定情報の異なる機能ブロックごとに異なるローアドレスを割り付ける構成を備えている。 - 特許庁

A carry control circuit 28 performs control that changes or does not change the value of a row address to be calculated by row address arithmetic circuits 22 and 24 based on the arithmetic result between carry signals C11, C12 that are outputted from column address arithmetic circuits 16, 18 that are provided in parallel and carry enable signals CE1, CE2.例文帳に追加

キャリー制御回路２８は、並列に設けられたカラムアドレス演算回路１６，１８からそれぞれ出力されるキャリー信号Ｃ１１，Ｃ１２とキャリーイネーブル信号ＣＥ１，ＣＥ２との演算結果に基づいて、ロウアドレス演算回路２２，２４により演算させるロウアドレスの値を変化させ又は変化させない制御を行う。 - 特許庁

In the optical switching device 10 having a matrix part 11 on which a plurality of optical switching elements 20 which switch incident light 71 by varying the angle of reflection faces 21 are arranged in the row direction m and the column direction n, the form of micromirrors (reflection faces) 21 are formed into a hexagon which is formed with lines nonparallel in the row direction m.例文帳に追加

反射面２１の角度を変えて入射光７１をスイッチングする複数の光スイッチング素子２０が行方向ｍと列方向ｎに配置されたマトリクス部１１を有する光スイッチングデバイス１０において、マイクロミラー（反射面）２１の形状を行方向ｍに非平行な辺で構成された６角形にする。 - 特許庁

This inverse conversion circuit is provided with product-sum operation parts 3-6 each executing a product-sum operation of column data d_0-d_3 outputted from an input preprocessing part 1 and row data c outputted from a coefficient table 2, and a variable rounding part 7 executes separate rounding processing in each row element of an operation result in the product-sum operation part 3-6.例文帳に追加

入力前処理部１から出力された列データｄ_0〜ｄ_3と係数テーブル２から出力された行データｃとの積和演算を実施する積和演算部３〜６を設け、可変丸め部７が積和演算部３〜６における演算結果の行要素毎に、別々の丸め処理を実施するようにする。 - 特許庁

At an end in the row direction of a cell array of NAND cells in which selection gate transistors having a stacked gate structure are connected in series to a plurality of memory cell transistors having a stacked gate structure on a semiconductor substrate 30 of an NAND type flash memory, an STI region 20 is formed in the column direction, and dummy NAND cells are formed at an end portion in the row direction.例文帳に追加

NAND型フラッシュメモリの半導体基板30上に積層ゲート構造を有する複数のメモリセルトランジスタに直列に積層ゲート構造を有する選択ゲートトランジスタを接続したNANDセルのセルアレイの行方向端には列方向にSTI 領域20が形成され、行方向端部にダミー用NANDセルが形成されている。 - 特許庁

A server determines an individual address book ID from a device ID received at log-in time by reference to a table 72 in response to an individual address book data request, and converts row data of the integrated address book into row data of a requested individual address book by reference to the column order conversion table 70 based upon the individual address book ID.例文帳に追加

個別アドレス帳データ要求にサーバが応答して、テーブル７２を参照して、ログイン時に受信した装置ＩＤから個別アドレス帳ＩＤを決定し、この個別アドレス帳ＩＤで列順変換テーブル７０を参照して、統一アドレス帳の行データを、要求された個別アドレス帳の行データに変換する。 - 特許庁

The device is provided with many pixel electrodes 10 which are arranged in the vertical and horizontal directions; gate lines 12 which are arranged in a row direction at the vicinities of the electrodes 10; datalines 13, which are arranged in a column direction at the vicinities of the electrodes 10 and auxiliary capacitive lines 14 which are arranged in the row direction, in parallel with the lines 12.例文帳に追加

縦横に多数配列される画素電極１０と、この画素電極１０の周囲で行方向に配列されるゲートライン１２および列方向に配列されるデータライン１３と、ゲートライン１２と平行に行方向に設けられる補助容量ライン１４と、を備える液晶表示装置である。 - 特許庁

The solid state imaging element contains a plurality of photoelectric conversion regions 111-157 which are arranged on a semiconductor substrate surface, in a row direction (direction shown by an arrow mark X) and a column direction (shown by an arrow mark Y) rectangular to the row direction, vertical transfer parts 201-208, a horizontal transfer 300 and an output 400.例文帳に追加

本発明の固体撮像素子は、半導体基板表面に行方向（矢印Ｘで示す方向）とこれに直交する列方向（矢印Ｙで示す方向）に配設された複数の光電変換領域１１１〜１５７、垂直転送部２０１〜２０８、水平転送部３００、及び出力部４００を含む。 - 特許庁

In this medical treatment supporting device, the medical treatment item name of a classification selected by a classification selection input means is set as the row name of time sequential display and the medical treatment information specified by the medical treatment item name set as the row name and medical treatment date and time as a column name is read and displayed in a pertinent cell.例文帳に追加

分類選択入力手段により選択された分類の診療項目名を時系列表示の行名として設定し、該行名として設定されている診療項目名と列名である診療日時とによって特定される診療情報を読み出して該当するセルに表示する診療支援装置。 - 特許庁

The plurality of light absorbing layers 4 are arranged nearby respective boundaries between respective rows where a plurality of green filters 4G and magenta filters 4M are arranged alternately in a row direction and respective column rows where a plurality of yellow filters 4Y and cyan filters 4C are arranged alternately in a row direction.例文帳に追加

複数の光吸収層４は、グリーンフィルタ４Ｇとマゼンタフィルタ４Ｍとが行方向に交互に複数並んでなる各行と、該各行と列方向に交互に隣り合い、且つ、イエローフィルタ４Ｙとシアンフィルタ４Ｃとが行方向に交互に複数並んでなる各行との各境界近傍に配置されている。 - 特許庁

The transmitting element group of each of columns and the receiving element group of each of rows are respectively switched for the unit of column and for the unit of row by a transmitting switcher 16 and a receiving switching circuit 18 and a matrix crossing part becomes a detection area.例文帳に追加

各列の送信素子群と、各行の受信素子群とは、送信切替器１６と受信切替回路１８とによってそれぞれ列単位、行単位に切り替えられ、行列交差部が検知領域となっている。 - 特許庁

A SDRAM 10 has a timing controller 1, a row address decoder 2, a column address decoder 3, a memory cell array 4, a read/write controller 5, I/O buffers 60, 690, 6180, 6270, and I/O terminals 70, 790, 7180, 7270.例文帳に追加

ＳＤＲＡＭ１０は，タイミングコントローラ１，ロウアドレスデコーダ２，カラムアドレスデコーダ３，メモリセルアレイ４，リード／ライトコントローラ５，Ｉ／Ｏバッファ６_０，６_９０，６_１８０，６_２７０，およびＩ／Ｏ端子７_０，７_９０，７_１８０，７_２７０を有する。 - 特許庁

A BIST circuit 2002 discriminates carrying out of relieving in a spare memory cell row, rather than in a spare memory cell column, when plural defective memory cells are detected in plural memory cells selected en bloc.例文帳に追加

ＢＩＳＴ回路２００２は、一括して選択された複数のメモリセル中に複数の不良メモリセルが検出された場合、予備のメモリセル列ではなく、予備メモリセル行での救済を行なうことを判定する。 - 特許庁

Also, in S180, the processed data obtained by sequentially performing the four kinds of the conversions to 128 bit processing object data expressed with the 4 row by 4 column matrix are obtained by the following equation.例文帳に追加

また、Ｓ１８０では、４行４列の行列で表される１２８ビットの処理対象データに上記４種類の変換を順に施すことで得られる処理後データを、下記の式により求めるようになっている。 - 特許庁

In a coordinate-setting means 2a, the coordinate positions of projected and recessed parts on the object are set, and in a row and column size setting means 2b, the value of a matrix 1*N of a pixel required for detecting the projected and recessed parts is set.例文帳に追加

座標設定手段２ａには対象物上の凹凸の座標位置が設定され、行列サイズ設定手段２ｂには凹凸検出に必要な画素の行列１＊Ｎの値が設定されている。 - 特許庁

The ferroelectric memory device 1 is provided with a memory part 2, a sense amplifier 3, a column decoder 4, address buffers 5a and 5b, a row decoder 6, an I/O buffer circuit 7, a control circuit 8a, and an evaluation circuit part 9.例文帳に追加

強誘電体メモリ装置１には、メモリ部２、センスアンプ３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、入出力バッファ回路７、制御回路８ａ、及び評価回路部９が設けられている。 - 特許庁

Since the latch circuit switches a current, glitch is completely eliminated from the signal to the current switch section by taking a delay time of the row decoder and the column decoder and a clock timing into account and the S/N is improved.例文帳に追加

ラッチ回路により電流をスイッチさせるようにしたので，ロウデコーダ，カラムデコーダの遅延時間と，クロックのタイミングを考慮することにより，電流スイッチ部への信号からグリッチを完全に除去でき，ＳＮ比を改善できる。 - 特許庁

The underground pit is formed of the post-cast concrete wall 5 of approximately uniform thickness jointed to the core material 2 of the soil-cement column-row wall 10 by a sharing connector 4, and a bottom part concrete slab 7 jointed to the post-cast concrete wall 5.例文帳に追加

ソイルセメント柱列壁１０の芯材２にシェアーコネクタ４によって接合された略均一厚さの後打ちコンクリート壁５と、これに接合された底部コンクリートスラブ７とによって地下ピットを形成する。 - 特許庁

In this apparatus, a buffer amplifier 107 applies potential, whereby a potential is applied on column wirings of a surface conducting type emitting element substrate 101 and a potential is applied on one row wiring selected by a line selecting circuit 102.例文帳に追加

バッファアンプ１０７によって電位が印加されて表面伝導型放出素子基板１０１の列配線に電位が印加され、ライン選択回路１０２により選択されたの１行の行配線に電位が印加される。 - 特許庁

A contraction part 8 calculates the sum of contour data in divided pixels included in a range of a divided pixel array before movement in each divided pixel row and stores the calculated sum in the column of contracted pixels corresponding to the width of one divided pixel in the scanning line direction.例文帳に追加

縮約部８は、分割画素行ごとに移動前の分割画素配列の範囲にある分割画素について、輪郭データの和を計算し、走査線方向に１分割画素の幅の縮約画素の列に格納する。 - 特許庁

The layout of each laser beam source 11 is adjusted so that an incident area of each laser beam to a fly-eye lens 13 is shifted in the row direction or column direction of a lens cell group disposed in the fly-eye lens 13.例文帳に追加

フライアイレンズ１３に対する各レーザ光の入射領域がフライアイレンズ１３に配されたレンズセル群の行方向または列方向に互いにシフトするよう各レーザ光源１１の配置を調整する。 - 特許庁

A read word line RWL and a write word line WWL are arranged, corresponding to the row of an MTJ memory cells and a bit line BL and reference voltage wiring SL are arranged corresponding to the column of the MTJ memory cells.例文帳に追加

ＭＴＪメモリセルの行に対応してリードワード線ＲＷＬおよびライトワード線ＷＷＬが配置され、ＭＴＪメモリセルの列に対応してビット線ＢＬおよび基準電圧配線ＳＬが配置される。 - 特許庁

The TV 20 restores the lost media packets 40 using not only the FEC packet 50 in the row direction and the column direction but an FEC packet 50 in the diagonal direction when a loss is generated in the media packets 40.例文帳に追加

ＴＶ２０は、メディアパケット４０に損失が発生した場合、上記行方向及び列方向のＦＥＣパケット５０のみならず、斜め方向のＦＥＣパケット５０も用いて損失したメディアパケット４０を復元する。 - 特許庁