「buffer gate」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Specifically, a pull-up resistor 110 is added to the gate of the output buffer.例文帳に追加

具体的には出力バッファのゲートにプルアップ抵抗１１０を付加する。 - 特許庁

A buffer 14 supplies a drive voltage to the gate of the MOSFET 4 and 6.例文帳に追加

ＭＯＳＦＥＴ４６のゲートにバッファ１４が駆動電圧を供給する。 - 特許庁

The flip-flop consists of four NOR gates and the buffer unit includes an OR gate having a NOR gate and an inverter and a buffer that consists of two inverters.例文帳に追加

フリップフロップは４つのＮＯＲゲートからなり、バッファー部はＮＯＲゲートとインバータからなるＯＲゲートと２つのインバータからなるバッファーを含む。 - 特許庁

Annular buffer trenches 30 are provided to be located adjacently to gate trenches 23 in the longitudinal direction of the gate trenches 23 and separated from the gate trenches 23.例文帳に追加

ゲートトレンチ２３の長手方向において、ゲートトレンチ２３の隣に配置されると共にゲートトレンチ２３と分離された環状のバッファートレンチ３０を設ける。 - 特許庁

An output unit of a buffer 9 is connected to a gate of the charge transfer transistor 3.例文帳に追加

バッファ９の出力部は、電荷転送トランジスタ３のゲートに接続されている。 - 特許庁

STRUCTURE AND METHOD FOR FITTING BUFFER MEMBER OF GATE HANDLE FOR CARGO BOX例文帳に追加

荷箱用ゲートハンドルの緩衝部材組み付け構造及び該緩衝部材の組み付け方法 - 特許庁

The second buffer gate generates a second output signal based on the low-level signal.例文帳に追加

第２のバッファゲートは、前記低下信号に基づいて第２の出力信号を生成する。 - 特許庁

The first buffer gate generates a first output signal based on the digital signal.例文帳に追加

第１のバッファゲートは、前記デジタル信号に基づいて第１の出力信号を生成する。 - 特許庁

The bus buffer 13, if a gate signal becomes L(low), outputs the data signal to the data bus.例文帳に追加

ゲート信号がＬとなったバスバッファ１３は、データ信号をデータバスに出力する。 - 特許庁

High-k GATE OXIDE HAVING TITANIUM BUFFER LAYER FOR MFOS1 TRANSISTOR MEMORY APPLICATION例文帳に追加

ＭＦＯＳ１トランジスタメモリ応用向けチタンバッファ層を有するＨｉｇｈ−ｋゲート酸化物 - 特許庁

This semiconductor integrated circuit has a transfer gate 13 placed between an input pin a PIN1 and an input buffer 11, a transfer gate 14 placed between an input pin PIN2 and an input buffer 12, and a transfer gate 15 placed between the input PIN1 and the input buffer 12.例文帳に追加

入力ピンＰＩＮ１と入力バッファ１１との間にトランスファゲート１３を配設し、入力ピンＰＩＮ２と入力バッファ１２との間にトランスファゲート１４を配設し、入力ピンＰＩＮ１と入力バッファ１２との間にトランスファゲート１５を配設している。 - 特許庁

A buffer circuit 29 is provided between a gate terminal of a transistor 26 used for pulldown and a threshold circuit 25 to which a gate signal is input.例文帳に追加

プルダウン用トランジスタ２６のゲート端子と、ゲート信号を入力とするしきい値回路２５の間に、バッファ回路２９が設けられる。 - 特許庁

METHOD FOR MANUFACTURING SELF-ALIGNED FERROELECTRIC GATE TRANSISTOR USING BUFFER LAYER WITH LARGE ETCHING SELECTIVITY例文帳に追加

蝕刻選択比の大きいバッファ層を利用した自己整列強誘電体ゲートトランジスタの製造方法 - 特許庁

The buffer 81 has an input terminal 71 connected with a pulse voltage source and a grounded gate terminal.例文帳に追加

バッファ８１の入力端子７１はパルス電圧源に接続され、ゲート端子は接地されている。 - 特許庁

The thin-film transistor includes a gate electrode, an active layer, a source electrode, a drain electrode, and a buffer layer.例文帳に追加

薄膜トランジスタは、ゲート電極、アクティブ層、ソース電極、ドレイン電極、及びバッファ層を含む。 - 特許庁

The power source disconnection signal receiving buffer 201 closes the gate terminal of a clock output buffer 301, and stops the transmission of any clock from a clock source 601.例文帳に追加

電源断信号受信バッファ２０１は、クロック出力バッファ３０１のゲート端子を閉じ、クロック源６０１からのクロック送出を停止する。 - 特許庁

A buffer layer is formed on the gate insulation layer pattern and the gate conductive layer pattern to strongly prevent a rapid increase of current.例文帳に追加

ゲート絶縁膜パターン及びゲート導電膜パターン上に急激に電流が増加することを顕著に減少させるバッファ膜が形成される。 - 特許庁

A conductive gate node extends along the buffer layer and electrically connects to the portion of the gate electrode extending along the sidewall of the mesa.例文帳に追加

導電性ゲートノードがバッファ層に沿って延伸して前記メサ部の側壁に沿って延伸するゲート電極の一部分に電気的に接続する。 - 特許庁

Accordingly, a rolling prevention function of the rear gate 30 by the buffer member 38 can be accurately exhibited.例文帳に追加

従って、バッファ部材３８によるリヤゲート３０の横揺れ防止機能を的確に発揮させることができる。 - 特許庁

Therefore, a wiring route generating means 10, a buffer inserting means 5 and a gate multiplexing means 6 respectively successively present the possibilities of the wiring route, buffer insertion and gate multiplexing and a solution set calculating means 7 calculates a solution set concerning the combination of the wiring route, buffer insertion and gate multiplexing.例文帳に追加

このため、配線経路生成手段１０、バッファ挿入手段５、及びゲート多重化手段６が、それぞれ配線経路、バッファ挿入、及びゲート多重化の可能性を列挙し、解集合計算手段７が配線経路、バッファ挿入、及びゲート多重化の組合せについての解集合を計算する。 - 特許庁

Since a nitride film is not formed between the buffer silicon oxide film and a base substrate 1 when nitride treatment is performed to the buffer silicon oxide film, the buffer silicon oxide film can be surely peeled, when the gate insulating film 63 is formed.例文帳に追加

バッファシリコン酸化膜は窒化処理が行われても、下地基板１との間に窒化膜が形成されないので、ゲート絶縁膜６３を形成する際にはバッファシリコン酸化膜は確実に剥離できる。 - 特許庁

To provide a gate electrode, that can prevent corrosion due to buffer fluoric acid solution and alkaline-based developer, and to provide a semiconductor device having the gate electrode.例文帳に追加

緩衝フッ酸溶液及びアルカリ系現像液により腐食を防止出来るゲート電極、及びこのゲート電極を有した半導体装置を提供する。 - 特許庁

After a buffer dielectric film 8, a ferroelectric film 9, and gate electrode material 10 are deposited in order over the entire surface, these films and material are patterned to form a gate.例文帳に追加

全面にバッファ誘電体膜８、強誘電体膜９、ゲート電極材料１０の順序で形成した後、パターニングすることによりゲートを形成する。 - 特許庁

To enable a ferroelectric gate CMOS transistor where a laminated film composed of a ferroelectric film and a buffer film is used as a gate insulating film to operate stably.例文帳に追加

ゲート絶縁膜として強誘電体膜とバッファ膜との積層膜を用いた強誘電体ゲートＣＭＯＳトランジスタにおいて、動作の安定化を図る。 - 特許庁

Between the buffer layer and the emitter electrode, a buffer resistor 14 is inserted, and its resistance value is set smaller than that, which increases the voltage between the gate and emitter by the negative capacitance of the gate during a period of charging between the gate and collector by the voltage applied between the gate and emitter, when turning on the device.例文帳に追加

バッファ層とエミッタ電極との間にバッファ抵抗１４が挿入され、その抵抗値は、装置のターンオンの際に、ゲート・エミッタ間印加電圧によりゲート・コレクタ間を充電する期間において、ゲートの負性容量によりゲート・エミッタ間電圧の上昇を生じさせる抵抗値よりも小さくなるように設定される。 - 特許庁

To prevent an erroneous roll call caused by a voltage change with switching, in a gate driving device for a switch element that does not include an inverse bias power source of a gate voltage but includes a buffer transistor for amplifying a gate current and includes a voltage-driven gate terminal for switching turn-on/turn-off gate resistance.例文帳に追加

ゲート電圧の逆バイアス電源を持たず、ゲート電流を増幅するバッファトランジスタを持ち、およびターンオン・ターンオフ時のゲート抵抗を切り替える電圧駆動型のゲート端子を持つスイッチ素子のゲート駆動装置において、スイッチングに伴う電圧変化による誤点呼を防止できるようにする。 - 特許庁

A gate of the switching element 92 for charging is connected with a buffer circuit 100 through a resistor 102.例文帳に追加

充電用スイッチング素子９２のゲートは、抵抗体１０２を介してバッファ回路１００に接続されている。 - 特許庁

Between the output terminal of the buffer amplifier 6 and the gate of the first transistor 3, a feedback capacitor 8 is provided.例文帳に追加

バッファアンプ６の出力端子と第１トランジスタ３のゲートとの間には、帰還キャパシタ８が設けられている。 - 特許庁

The lower electrode 118c of the buffer capacity 126 is connected to the (n+1)-th gate bus line 111.例文帳に追加

このバッファ容量１２６の下部電極１１８ｃは、ｎ＋１番目のゲートバスライン１１１に接続されている。 - 特許庁

In IGBTs, an n buffer layer 23 is formed under an n^- high resistance layer 21, in which a MOS gate structure is formed, and an n^+ buffer layer 31 is formed between the n buffer layer 23 and a p^+ drain layer.例文帳に追加

ＩＧＢＴにおいて、ＭＯＳゲート構造が形成されたｎ^−高抵抗層２１の下にｎバッファ層２３が形成され、このｎバッファ層２３とｐ^＋ドレイン層との相互間にｎ^＋バッファ層３１が形成されている。 - 特許庁

Consequently, the potential of the wiring 10a is nearly 0 and the input signal to the gate terminal 2G of a buffer 4 goes down to a low level, so the clock signal inputted to terminals 2A1 and 2A2 is amplified by the buffer 4 and supplied to the extension module 2.例文帳に追加

このとき、バッファ４は、出力端子２Ｙ１、２Ｙ２からクロック信号を出力し、メモリ拡張モジュール２上のＳＤＲＡＭ８に供給する。 - 特許庁

The p-type well layer 4 and the n-type buffer layer 7 have overlapped diffusion regions and the end part of the n-type buffer layer 7 reaches a position under a gate electrode 10.例文帳に追加

ｐ型ウエル層４及びｎ型バッファ層７は互いの拡散領域が重なり、且つｎ型バッファ層７の端部はゲート電極１０の下方の位置に到達する。 - 特許庁

The nonvolatile memory cell comprises: the memory transistor including a semiconductor film formed on a substrate, a buffer film, an organic ferroelectric film, and a gate electrode; and the driving transistor including the buffer film, a gate insulation film, and the gate electrode.例文帳に追加

本発明による不揮発性メモリセルは、基板上に形成された半導体膜、バッファー膜、有機強誘電体膜及びゲート電極を含むメモリトランジスタと；前記基板上に形成された前記半導体膜、前記バッファー膜、ゲート絶縁膜及び前記ゲート電極を含む駆動トランジスタと；を備える。 - 特許庁

Portions of the buffer trenches 30, which are located at the opposite side to the gate trenches 23 sides in the longitudinal direction of the gate trenches 23, are located in the outer peripheral well region 29, so that concentration of electric field on these portions of the buffer trenches 30 can be moderated.例文帳に追加

また、ゲートトレンチ２３の長手方向においてバッファートレンチ３０のうちゲートトレンチ２３側とは反対側の部分が外周ウェル領域２９内に位置するので、バッファートレンチ３０の当該部分の電界集中を緩和できる。 - 特許庁

The buffer 82 has an input terminal connected with a +5V power supply and a gate terminal connected with a pulse voltage source 55.例文帳に追加

また、バッファ８２の入力端子は＋５Ｖ電源に接続され、ゲート端子７２はパルス電圧源５５に接続されている。 - 特許庁

A MOS transistor M11 constitutes a current buffer whose gate is grounded, and input currents ia are outputted to the drain.例文帳に追加

ＭＯＳトランジスタＭ１１はゲート接地による電流バッファを構成し、入力電流ｉａがドレインに出力される。 - 特許庁

In a liquid crystal display element 10, a buffer amplifier 11 is connected between control signal wiring S+ and the gate of a switching transistor Tr5 and a buffer amplifier 12 is connected between control signal wiring S- and the gate of a switching transistor Tr6.例文帳に追加

液晶表示素子１０は、バッファアンプ１１が制御信号用配線Ｓ+とスイッチングトランジスタＴｒ５のゲートとの間に接続され、バッファアンプ１２が制御信号用配線Ｓ-とスイッチングトランジスタＴｒ６のゲートとの間に接続されている。 - 特許庁

The silicon thin-film transistor is provided with buffer layers 11a, 11b formed on both surfaces of a substrate, on the buffer layer 11a on one side being arranged a silicon channel, on which is formed a gate insulation layer 13, and on which a gate 14 is provided.例文帳に追加

基板の両面にバッファ層１１ａ、１１ｂが形成され、一側のバッファ層１１ａにシリコンチャンネルが形成され、シリコンチャンネル上にはゲート絶縁層１３が形成され、ゲート絶縁層上にはゲート１４が設けられるシリコン薄膜トランジスタである。 - 特許庁

The determination device 11 switches a gate (branching means) G to the buffer device side and accumulates the paper sheets P on the buffer device 2 when the conveying gap of the paper sheets P does not fulfill a specified value.例文帳に追加

判定装置１１は、紙葉類Ｐの搬送ギャップが規定値に満たない場合はゲート（分岐手段）Ｇをバッファ装置側に切り換えてバッファ装置２に集積されるようにする。 - 特許庁

According to odd addresses, a select signal is outputted to a buffer 31 through an OR gate 28 to transmit a B signal from an output buffer 4 of B to the high-order bytes of the 16-bit bus 6.例文帳に追加

奇数アドレスに応じては、オアゲート２８を通して、バッファ３１に選択信号を出力し、１６ビットバス６の上位バイトにＢの出力バッファ４からのＢ信号を伝達する。 - 特許庁

The voltage detection circuit is constructed by connecting the gate terminal of PchMOSFET of the buffer circuit in the voltage detection circuit with the drain of PchMOSFET, to turn off PchMOSFET of the buffer circuit.例文帳に追加

電圧検出回路のバッファー回路のＰｃｈＭＯＳＦＥＴのゲート端子にＰｃｈＭＯＳＦＥＴのドレインを接続してバッファー回路のＰｃｈＭＯＳＦＥＴをオフさせる構成とした。 - 特許庁

Furthermore, in the reception circuit RX, a capacitor C1 indicating gate capacitance or the like of an MIS transistor that becomes an input buffer is provided.例文帳に追加

また、受信回路ＲＸでは、入力バッファとなるＭＩＳトランジスタのゲート容量等を示す容量Ｃ１が設けられる。 - 特許庁

The gate voltage of the light shielding phototransistor T0 becomes equal to that of the phototransistor T1 by the buffer amplifier Buf.例文帳に追加

緩衝増幅器Ｂｕｆによって遮光フォトトランジスタＴ０のゲート電圧とフォトトランジスタＴ１のゲート電圧が等しくなっている。 - 特許庁

The output buffer 450 outputs a delay clock CLKD without deviation in the duty due to a difference from a gate load to a terminal 455.例文帳に追加

出力バッファ４５０は、ゲート負荷の違いによるデューティずれのない遅延クロックＣＬＫＤを端子４５５へ出力する。 - 特許庁

When the entrance of a game ball to the through-gate of a Pachinko game machine stored in a box body 901 is detected by a detection sensor for the through-gate, a buffer side demonstration performance number is updated.例文帳に追加

箱体９０１に収容されたパチンコ機のスルーゲートに遊技球が入球されたことをスルーゲート用検知センサが検知すると、バッファ側デモ演出番号が更新される。 - 特許庁