「a P-N」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

An n-type extended drain region 2 is formed in a p-type semiconductor substrate 1.例文帳に追加

ｐ型半導体基板１中に、ｎ型の延長ドレイン領域２を形成する。 - 特許庁

The n- type signal accumulating region 2 is formed inside a p type semiconductor substrate 1.例文帳に追加

ｎ^− 型信号蓄積領域２は、ｐ型半導体基板１内に形成される。 - 特許庁

The photosensor has a P type amorphous silicon region, and an N type amorphous silicon region.例文帳に追加

フォトセンサは、Ｐ型アモルファスシリコン領域とＮ型アモルファスシリコン領域とを有する。 - 特許庁

An n-type photodiode 21 is formed to a p-type semiconductor substrate 30.例文帳に追加

ｐ型の半導体基板３０には、ｎ型のフォトダイオード２１が形成されている。 - 特許庁

The basic cell for designing a gate array or a standard cell integrated circuit has N and P wells arranged in checker board pattern wherein each well includes P and N devices.例文帳に追加

ゲートアレイまたはスタンダードセル集積回路設計のための基本セルは、チェッカー盤態様に編成されたＮおよびＰウェルを有し、各ウェルはそれぞれＰおよびＮデバイスを含む。 - 特許庁

The chip 10 is constituted by stacking an n-type clad layer 22, an active layer 24, a p-type clad layer 26, and a p-type contact layer 28 in this order on an n-type GaN substrate 20.例文帳に追加

チップ１０は、ｎ型クラッド層２２、活性層２４、ｐ型クラッド層２６、ｐ型コンタクト層２８がこの順にｎ型ＧａＮ基板２０に積層して構成される。 - 特許庁

Then, an n-type GaN layer (third layer) and a p-type GaN layer (fourth layer) are further formed on the p-type GaN layer (second layer) without conducting p-type annealing to the p-type GaN layer (second layer) a p-type region.例文帳に追加

次いで、このｐ型ＧａＮ層（第２層）に対してｐ型化アニール処理をせずに、ｐ型ＧａＮ層（第２層）の上に、さらにｎ型ＧａＮ層（第３層）およびｐ型ＧａＮ層（第４層）が形成される。 - 特許庁

A p-type base layer 23 is provided in the main cell 21, and an n-type emitter layer 24 is disposed on a part of the upper surface of the p-type base layer.例文帳に追加

メインセル２１においては、ｐ型ベース層２３を設け、その上層部分の一部にｎ型エミッタ層２４を設ける。 - 特許庁

In three kinds of photosensitive parts 202B, 202G, 202R, a p^+-type layer and an n-type layer are formed inside a p-type well.例文帳に追加

３種類の受光部２０２Ｂ，２０２Ｇ，２０２Ｒにおいて、Ｐ型ウェル内にＰ^+型層およびＮ型層が形成されている。 - 特許庁

The IGBT 10 has an n-type buffer region 12 between a p-type collector region 11 and a p-type base region 14.例文帳に追加

ＩＧＢＴ１０は、Ｐ型のコレクタ領域１１とＰ型ベース領域１４との間にＮ型のバッファ領域１２を備える。 - 特許庁

A high-concentration n-type region 9 and a p-type region 11 are disposed between the p-type regions 7 adjacent each other.例文帳に追加

隣接するｐ型領域７同士の間には、高濃度ｎ型領域９及びｐ型領域１１が配置されている。 - 特許庁

A P-type semiconductor region 111 having a higher concentration than the P-type well 107 is arranged below the N-type semiconductor region 110.例文帳に追加

Ｐ型ウェル１０７よりも高濃度のＰ型半導体領域１１１がＮ型半導体領域１１０の下部に配される。 - 特許庁

An IGBT is provided with a p-type emitter layer 17 and a p-type base layer 12 which are arranged and installed by sandwiching an n-type base layer 11.例文帳に追加

ＩＧＢＴはｎ型ベース層１１を挟んで配設されたｐ型エミッタ層１７とｐ型ベース層１２とを有する。 - 特許庁

On the p-type diffusing layer 5, an n-type diffusing layer 7 as a source region and a p-type diffusing layer 6 are formed.例文帳に追加

Ｐ型の拡散層５には、ソース領域としてのＮ型の拡散層７と、Ｐ型の拡散層６とが形成されている。 - 特許庁

Type n to create a new partition, then p to select a primary partition, followed by1 to select the first primary partition.例文帳に追加

そして基本パーティションを選択するのにpと入力するのに続き、1番目の基本パーティションを選択するのに1と入力します。 - Gentoo Linux

On the N type collector layer 4, a P+ type base layer 3 including the P type impurities of a high concentration is entirely formed.例文帳に追加

Ｎ型コレクタ層４上には、高濃度のＰ型不純物を含むＰ＋型ベース層３が全面的に形成されている。 - 特許庁

A P-type anode layer 12 and a P--type RESURF layer 14 are formed on the surface of an N-type semiconductor substrate 10.例文帳に追加

ｎ型の半導体基板１０の表面側にｐ型のアノード層１２とｐ−型のＲＥＳＵＲＦ層１４とを形成する。 - 特許庁

A p-type semiconductor layer 11 is formed on an n^+-type substrate 1, and a trench 12 is formed on the p-type semiconductor layer 11.例文帳に追加

Ｎ^＋型基板１の上にＰ型半導体層１１を形成し、Ｐ型半導体層１１にトレンチ１２を形成する。 - 特許庁

Two N-type semiconductors 103 and 104 are provided on a P-type semiconductor layer 101 on a P-type silicon board 100.例文帳に追加

Ｐ型シリコン基板１００上のＰ型半導体層１０１上に、２つのＮ型半導体部１０３，１０４を備える。 - 特許庁

An n-type semiconductor layer, an active layr 15, and a p-type semiconductor layer are laminated on a substrate 11; and a p-side main electrode 21 is provided on the p-type semiconductor layer.例文帳に追加

基板１１にｎ型半導体層，活性層１５およびｐ型半導体層が積層され、ｐ型半導体層の上にはｐ側主電極２１が設けられている。 - 特許庁

By forming such a structure, a path of a surge current is set to n-type drift layer 2 → p-type layer 3a → p-type base region 3a → body p-type layer 5.例文帳に追加

このような構造とすることで、サージ電流の経路をｎ型ドリフト層２→ｐ型層３ａ→ｐ型ベース領域３ａ→ボディｐ型層５とすることが可能となる。 - 特許庁

An n-type semiconductor layer, an active layer 14, and a p-type semiconductor layer are deposited on a substrate 11, and a p-side electrode 22 is provided on the p-type semiconductor layer.例文帳に追加

基板１１にｎ型半導体層，活性層１４およびｐ型半導体層が積層され、ｐ型半導体層の上にはｐ側電極２２が設けられている。 - 特許庁

A p-type low-concentration well region 22 is formed in a well region 21 for n-type drain which is formed in a p-type substrate 1.例文帳に追加

Ｐ型基板１に形成されたＮ型ドレイン用ウエル領域２１内にＰ型低濃度ウエル領域２２が形成されている。 - 特許庁

A problem of NP is reduced to P by a fact N=P, which is indicated by the inventor for the first time, so as to enable a linear algorithm.例文帳に追加

Ｐ＝ＮＰという私によって初めて示された事実によりＮＰの問題がＰに還元され線型なアルゴリズムが可能になる。 - 特許庁

An n-type barrier layer 12 having a depth of 10 μm or more is provided between an n-type base layer 10 and a p-type base layer 22.例文帳に追加

ｎ型ベース層１０とｐ型ベース層２２との間に、１０μｍ以上の深さを有するｎ型バリア層１２を挿設する。 - 特許庁

A semiconductor substrate is prepared which is such that an n-type semiconductor layer and a p-type semiconductor layer are stacked on an n-type semiconductor substrate.例文帳に追加

Ｎ型の半導体基板上にＮ型の半導体層とＰ型の半導体層が積層した半導体基板を用意する。 - 特許庁

A joint part 33a between the N-drain region and the P-epitaxial layer 34 extends between the N+-substrate and a diaphragm of the trench.例文帳に追加

Ｎドレイン領域とＰエピタキシャル層３４との間の接合部３３ａは、Ｎ＋基板とトレンチの隔壁との間に延在する。 - 特許庁

An n+-type semiconductor region 15 of a second MISFET 14 is formed through ion-injecting n-type impurity into a p-type well 3.例文帳に追加

ｐ型ウエル３にｎ型不純物をイオン注入して第２ＭＩＳＦＥＴ１４のｎ^+型半導体領域１５を形成する。 - 特許庁

An N^- silicon substrate 1 where an N^+ layer 2 is formed through a silicon oxide film 4 is formed on a P silicon substrate 3.例文帳に追加

Ｐシリコン基板３上にシリコン酸化膜４を介してＮ^+層２の形成されたＮ^-シリコン基板１が設けられている。 - 特許庁

The gate electrode 13a consists of N type sections 131 in both end parts and a P type section 132 of a specified distance between the N type sections 131.例文帳に追加

ゲート電極１３ａは両端部がＮ型部分１３１かつその間の所定距離がＰ型部分１３２となっている。 - 特許庁

A light receiving element has a P region 20 consisting of a p-type semiconductor, an N region 30 consisting of an n-type semiconductor, and an I region 40 consisting of an i-type semiconductor provided between the P region 20 and the N region 30 on one side of a substrate 10.例文帳に追加

基板１０の一面側にｐ型半導体よりなるＰ領域２０と、ｎ型半導体よりなるＮ領域３０と、そのＰ領域２０およびＮ領域３０の間に設けられたｉ型半導体よりなるＩ領域４０とを有している。 - 特許庁

In the manufacturing method of a semiconductor laser, there are formed by an MOCVD method successively on an n-type substrate 101 an n-type buffer layer 102, an n-type clad layer 103, an active layer 104, a first p-type clad layer 105, a p-type etching stop layer 106, and a second p-type clad layer 107.例文帳に追加

ｎ型基板１０１上に、ＭＯＣＶＤ法により、ｎ型バッファ層１０２、ｎ型クラッド層１０３、活性層１０４、ｐ型第１クラッド層１０５、ｐ型エッチングストップ層１０６、およびｐ型第２クラッド層１０７を、順次形成する。 - 特許庁

A shallow P well 23 and a deep P well 24 are formed on the surface of a P type semiconductor substrate 1 while overlapping partially and these wells 23 and 24 are surrounded by an N well 21, a deep bottom N type well 2 and an interlinking N well 22.例文帳に追加

Ｐ型半導体基板１の表面に浅いＰウェル２３と深いＰウェル２４とが互いに部分的に重なるように形成され、これらのウェル２３、２４は、Ｎウェル２１、深いボトムＮ型ウェル２および繋ぎＮウェル２２によって取り囲まれている。 - 特許庁

The light control layer 22 compensates a difference between the reflection index of an n-type clad layer consisting of the first n-type clad layer 21 and the second n-type clad layer 23 and the reflection index of a p-type clad layer consisting of a first p-type clad layer 25 and a second p-type clad layer 26.例文帳に追加

光コントロール層２２によって、第１ｎ型クラッド層２１と第２ｎ型クラッド層２３からなるｎ型クラッド層の屈折率と、第１ｐ型クラッド層２５と第２ｐ型クラッド層２６からなるｐ型クラッド層の屈折率との差が補償される。 - 特許庁

A p-n joint part between a p-type diffusion layer 2 and an n-type silicon substrate 1 is formed in an element formation area divided by an element isolation area 5 on the surface of a semiconductor substrate 1, and a radiation sensitive area is formed by the p-n joint part.例文帳に追加

半導体基板１の表面の素子分離領域５により区画された素子形成領域に、ｐ型拡散層２とｎ型シリコン基板１とのｐｎ接合部が形成されており、このｐｎ接合部により放射線有感領域が構成されている。 - 特許庁

A p-type base region 104 has a part A positioned between an n^--type drift region 116 and an n^+-type emitter region 122.例文帳に追加

ｐ型ベース領域１０４は、ｎ^−型ドリフト領域１１６とｎ^＋型エミッタ領域１２２の間に位置する部分Ａを有する。 - 特許庁

A bypass capacitor C2 is formed by a P-N junction between an N-type well region 2f and the substrate 2 on the side of a digital circuit block 21.例文帳に追加

デジタル回路ブロック２１側では、Ｎウェル領域２ｆとＰ基板２との間のＰＮ接合によりバイパスコンデンサＣ２を形成する。 - 特許庁

An N-type semiconductor layer 2 is formed on a surface of a semiconductor substrate 1, and a P-type semiconductor layer 3 is formed on the N-type semiconductor layer.例文帳に追加

半導体基板１の表面にＮ−型半導体層２を形成し、その上層にＰ型半導体層３を形成する。 - 特許庁

Secret information is divided into (p-1) pieces of partial secret information (p: a prime number equal to or larger than n) to generate (p-1)(k-1) (k: a positive integer equal to or less than n) random numbers on a finite field GF(q) of order (q).例文帳に追加

秘密情報を（ｐ−１）個の部分秘密情報（ｐはｎ以上の素数）に分割し、（ｐ−１）（ｋ−１）個（ｋは、ｎ以下の正の整数）の位数ｑの有限体ＧＦ（ｑ）上の乱数を生成する。 - 特許庁

A noise reduction means 24 subtracts the high frequency noise component N'(p) from a signal D(p, i) of each row of a read image signal of a concerned column.例文帳に追加

ノイズ低減手段２４が、高周波ノイズ成分Ｎ’（ｐ）を当該列の読取画像信号の各行の信号Ｄ（ｐ，ｉ）から差し引く。 - 特許庁

A semiconductor light-emitting element comprises an n-type semiconductor layer, a p-type semiconductor layer, a light-emitting part, and a p-side electrode.例文帳に追加

実施形態によれば、ｎ形半導体層、ｐ形半導体層、発光部、ｐ側電極を備えた半導体発光素子が提供される。 - 特許庁

The silicon carbide semiconductor substrate 100 has a silicon carbide mono crystal substrate 101 with an N-doped n-type SiC epitaxial layer 102 with nitrogen (N) doped and a P-doped n-type SiC epitaxial layer 103 with a phosporous (P) doped sequentially laminated.例文帳に追加

炭化珪素半導体基板１００は、炭化珪素単結晶基板１０１上に、窒素（Ｎ）をドープしたＮドープｎ型ＳｉＣエピタキシャル層１０２、およびリン（Ｐ）をドープしたＰドープｎ型ＳｉＣエピタキシャル層１０３が順に積層されている。 - 特許庁

The p-side electrode 300 includes a p-side bonding layer 310 and a p-side bonding pad electrode 320 laminated on the transparent electrode 170, and the n-side electrode 400 includes an n-side bonding layer 410 and an n-side bonding pad electrode 420 laminated on the n-type semiconductor layer 140.例文帳に追加

ｐ側電極３００は、透明電極１７０に積層されるｐ側接合層３１０およびｐ側ボンディングパッド電極３２０を備え、ｎ側電極４００は、ｎ型半導体層１４０に積層されるｎ側接合層４１０およびｎ側ボンディングパッド電極４２０を備える。 - 特許庁

The semiconductor device comprises a p-type well PWL1 disposing an n-type MIS Qn_1 surrounded by an n-type well NWL5, and a p-type MIS Qp1 provided on the same semiconductor substrate adjacent to the n-type well NWL5 electrically isolated from an n-type well NWL1 disposed with the p-type MIS Qp_1.例文帳に追加

半導体基板１Ｓにおいて、ｎＭＩＳＱｎ１が配置されたｐ型ウエルＰＷＬ１をｎ型ウエルＮＷＬ５で取り囲み、これに隣接するように同一の半導体基板１Ｓに設けられたｐＭＩＳＱｐ１が配置されたｎ型ウエルＮＷＬ１から電気的に分離した。 - 特許庁

At first, an N-type embedded region 5 and P-type embedded regions 6 are formed on a P-type semiconductor base board 4.例文帳に追加

まず、Ｐ型半導体基板４上にＮ型埋め込み領域５およびＰ型埋め込み領域６を形成する。 - 特許庁