| 意味 | 例文 (172件) |
TR4を含む例文一覧と使い方
該当件数 : 172件
A buffer circuit group 11a on the clock tree network includes a transmission control circuit GCB for controlling application/shut off of a clock signal CLK to the buffer circuit group 11a, and switch circuits TR3, TR4 for interrupting the connection between the buffer circuit group 11a and power supplies VDD, Vss when the transmission control circuit GCB interrupts the clock signal CLK.例文帳に追加
バッファ回路群11aへのクロック信号CLKの供給と遮断を制御する伝達制御回路GCBと、伝達制御回路GCBでクロック信号CLKを遮断するとき、バッファ回路群11aと電源VDD,Vssとの接続を遮断するスイッチ回路Tr3,Tr4とを備えた。 - 特許庁
An open detection circuit 13 outputs a low level, turns a transistor Tr4 into a cut-off state and enables a differential amplifier 4 to control a transistor Tr1, when one end of a resistive element R1 and a connection terminal 31 are not open and a voltage of a power source 2 is inputted.例文帳に追加
オープン検知回路13は、抵抗素子R1の一端と接続端子31がオープンでなく、電源2の電圧が入力されるとき、ローレベルを出力し、トランジスタTr4を遮断状態とし、差動増幅器4によるトランジスタTr1の制御を可能とする。 - 特許庁
First and second PNP transistors forming the current mirror circuit are connected in common at their bases and emitters, where a base current flows to the ground via a resistor, and a constant current is supplied from the second PNP transistor (Tr4) to the collector of the base current controlling NPN transistor (Tr2).例文帳に追加
カレントミラー回路を構成する第1、第2のPNPトランジスタは、ベース共通、エミッタ共通に接続され、ベース電流は抵抗を介して接地に流れ、第2のPNPトランジスタ(Tr4)からは定電流がベース電流制御用NPNトランジスタ(Tr2)のコレクタに供給される。 - 特許庁
In the uniform charge/discharge circuit 1b, each FET switch TR1-TR4 is constituted of an MOSFET and switching control is performed by an oscillation circuit 2A generating a sine wave signal A through parallel resonance of its gate capacitance and an inductor connected in parallel therewith.例文帳に追加
均等蓄放電回路1bは、各々のFETスイッチTR1〜TR4が、MOSFETにより構成され、そのゲート容量と、そのゲート容量に並列に接続されたインダクタと、の並列共振により正弦波信号Aを生成する正弦波信号発振回路2Aによりスイッチング制御される。 - 特許庁
Furthermore, different time slots TS are assigned to slave stations TR2 to TR4 belonging to a main group MG and slave stations TR5 and TR6 belonging to a sub-group SG, and the synchronous communication of a TDMA system is performed by an entire system including the main group MG and the sub-group SG.例文帳に追加
さらに、メイングループMGに所属する子局TR2〜TR4とサブグループSGに所属する子局TR5,TR6に対して、それぞれ異なるタイムスロットTSが割り当てられており、メイングループMGとサブグループSGを含むシステム全体でTDMA方式の同期通信を行うことができる。 - 特許庁
The photoelectric transducer is provided with a photoelectric conversion region 3, a transparent semiconductor region 24 which is formed on the photoelectric conversion region 3 and optically transparent, and optically transparent treatment portions Tr1-Tr4 which are formed in the transparent semiconductor region 24 and process charge cumulated on the photoelectric conversion region 3.例文帳に追加
光電変換領域3と、光電変換領域3上に形成された光学的に透明な透明半導体領域24と、透明半導体領域24に形成され光電変換領域3に蓄積された電荷を処理する光学的に透明な処理部Tr1 〜Tr4 とを有して成る. - 特許庁
The first switch circuit 6 includes a diode composed of a HBT (hetero junction bipolar transistor, Tr3) provided between the signal path and an input section of the band select signal, and the second switch circuit 7 includes an HBT (Tr4) provided between the signal path and ground and the base of which is connected to the input section of the band select signal.例文帳に追加
第1のスイッチ回路6が、信号経路とバンドセレクト信号の入力部との間に設けられたHBT(Tr3)からなるダイオードを含み、第2のスイッチ回路7が、信号経路とグランドとの間に設けらるとともにベースがバンドセレクト信号の入力部に接続されたHBT(Tr4)を含む - 特許庁
A reverse bias applying means 9 is composed of a switching transistor Tr4 for writing a negative potential Vmb to the capacitance C1, applies the negative potential Vmb as the reverse bias, that is a negative polarity with reference to the source S, and performs downward adjustment of an upward change of the threshold voltage generated by applying the forward bias.例文帳に追加
逆バイアス印加手段9は、容量C1に負電位Vmbを書き込むスイッチングトランジスタTr4からなり、ドライブトランジスタTr2のゲートGに、ソースS基準で負極性となる逆バイアスとして負電位Vmbを印加し、順バイアスの印加によって生じた閾電圧の上方変動を下方修正する。 - 特許庁
A switching transistor Tr4 turns on according to a control signal DS supplied from a scan line DS to connect the drive transistor Trd to a potential Vcc and make a holding capacitor Cs hold a voltage corresponding to the threshold voltage Vth of the drive transistor Trd, thereby correcting an influence of the threshold voltage Vth.例文帳に追加
スイッチングトランジスタTr4は、走査線DSから供給される制御信号DSに応じオンして駆動トランジスタTrdを電位Vccに接続し、駆動トランジスタTrdの閾電圧Vthに相当する電圧を保持容量Csに保持させて閾電圧Vthの影響を補正する。 - 特許庁
In order to determine that energized coils S1 to S4 of an EGR step motor 12a have a severance, a driving signal monitor circuit 100 is provided, which monitors an OFF surge voltage generated by self-induction of the energized coils when switch elements Tr1 to Tr4 for driving each energized coil are turned OFF.例文帳に追加
EGRステップモータ12aの励滋コイルS1〜S4に断線があるこを判定するために、各励磁コイルの駆動用のスイッチ素子Tr1〜Tr4をOFFすることにより励磁コイルの自己誘導により発生するOFFサージ電圧を駆動信号のモニタ信号としてモニタする駆動信号モニタ回路100を備えた。 - 特許庁
An output circuit 6 of a DRAM (semiconductor memory) is composed substantially of a NAND gate NA1, an AND gate A1, a Pch-Tr2, and a Nch-Tr4, and the circuit is provided with a refresh monitor circuit to which a TMSELF signal (test mode signal) and a int.ZRAS signal (internal signal starting refresh) are inputted.例文帳に追加
DRAM(半導体記憶装置)の出力回路6には、実質的にNANDゲートNA1とANDゲートA1とPch−Tr2とNch−Tr4とで構成され、TMSELF信号(テストモード信号)及びint.ZRAS信号(リフレッシュを起動する内部信号)が入力されるリフレッシュモニタ回路が付設されている。 - 特許庁
Then, when receiving a radio signal in which the relay unit ID is included in a transmission destination address DA by a radio transmission/reception part 2, the control part 1 of the slave stations TR2 and TR4 makes an alarm part 5 ring an alarm sound without abandoning any fire alarm message when a fire alarm message is included in the radio signal.例文帳に追加
そして、送信先アドレスDAに中継器IDが含まれる無線信号を無線送受信部2で受信した際、子局TR2〜TR4の制御部1は当該無線信号に火災警報メッセージが含まれているときは当該火災警報メッセージを破棄せずに警報部5より警報音を鳴動させる。 - 特許庁
Furthermore, control circuits 14-16 for detecting the short circuit current of the DC power supply E and interrupting a control signal being inputted to VinX terminal, VinY terminal and VinZ terminal are connected with the transistors Tr4-6 having series circuits of capacitors C4-C6 and resistors R1-R3 connected between the gate and emitter.例文帳に追加
また、直流電源Eの短絡電流を検出して、VinX端子、VinY端子、VinZ端子に入力される制御信号の出力を遮断する制御回路14〜16を、ゲート−エミッタ間にコンデンサC4〜C6、抵抗R1〜R3からなる直列回路を接続したトランジスタTr4〜6に接続する。 - 特許庁
On the other hand, the substrate W on which pattern exposure processing is carried out by the exposure unit EXP is received by a return transfer robot RBR to be placed on a return substrate placement part RPASS, and then is transferred by a transfer robot TR4 to any one of PHP 7 through PHP 12 that perform post-exposure baking process.例文帳に追加
一方、露光ユニットEXPにてパターン露光の施された基板Wは戻り搬送ロボットRBRによって受け取られて戻り基板載置部RPASSに載置された後、搬送ロボットTR4によって露光後加熱処理を行う加熱部PHP7〜PHP12のいずれかに搬送される。 - 特許庁
The solid-state imaging device has: a first semiconductor region 23 of a first conductivity type; a photoelectric conversion unit PD having a second semiconductor region 25 of a second conductivity type that is formed in a region isolated by an element isolation region 28 in the first semiconductor region; and pixel transistors (Tr1 to Tr4) formed in the first semiconductor region.例文帳に追加
第1導電型の第1の半導体領域23と、第1の半導体領域の素子分離領域28で分離された領域内に形成された第2導電型の第2の半導体領域25を有する光電変換部PDと、第1の半導体領域に形成された画素トランジスタ(Tr1〜)Tr4)を有する。 - 特許庁
A set signal is applied to the gate electrodes of teh transistors Tr1 and Tr2, a reset signal is applied to the gate electrodes of the transistors Tr3 and Tr4. a scanning direction switching signal XUD is applied to the gate electrodes of the transistors Tr5 and Tr6, and a scanning direction switching signal UD is applied to the gate electrodes of the transistors Tr7 and Tr8.例文帳に追加
ここで、Tr1及びTr2のゲート電極にはセット信号Sが印加され、Tr3及びTr4のゲート電極にはリセット信号Rが印加され、Tr5及びTr6のゲート電極にはスキャン方向切替信号XUDが印加され、Tr7及びTr8のゲート電極にはスキャン方向切替信号UDが印加される。 - 特許庁
A PECL OUT BUFFER 120 inputs an output signal from the oscillation circuit part 100 to a base of a first transistor TR2 of a differential amplifier via a serial circuit of a capacitor C2 and a resistor R9 and is connected to an emitter of a buffer transistor TR4 via a resistor R12, and its terminal becomes a backward output (/OUT).例文帳に追加
PECL OUT BUFFER120は、前記発振回路部100からの出力信号をコンデンサC2と抵抗R9の直列回路を介して差動増幅器の第1のトランジスタTR2のベースに入力すると共に、抵抗R12を介してバッファトランジスタTR4のエミッタに接続され、その端子が反転出力(/OUT)となる。 - 特許庁
Current mirror circuits K1 and K2 comprising first and second circuits can make approximately the equal constant current flow to an input side and an output side such that the base/emitter voltages of transistors Tr1 and Tr4 and transistors Tr5 and Tr8 easy to be fluctuated by temperatures can be set to approximately the equal voltage and can be canceled.例文帳に追加
第1,第2の回路を構成するカレントミラー回路K1,K2が入力側および出力側にほぼ同じ定電流を流すことができるため、温度によって変動しやすいトランジスタTr1とTr4、およびトランジスタTr5とTr8のベース・エミッタ電圧をほぼ同じ電圧に設定でき、且つこれらを相殺することができる。 - 特許庁
A switching transistor Tr4 is turned on in response to a control signal DS supplied from a scanning line DS prior to the sampling period and connects the driving transistor Trd to a potential Vcc, and thereby, makes a storage capacitor hold a voltage corresponding to the threshold voltage Vth of the driving transistor Trd and corrects influences of the threshold voltage Vth.例文帳に追加
スイッチングトランジスタTr4は、サンプリング期間に先立ち走査線DSから供給される制御信号DSに応じオンして駆動トランジスタTrdを電位Vccに接続し、以って駆動トランジスタTrdの閾電圧Vthに相当する電圧を保持容量Csに保持させて閾電圧Vthの影響を補正する。 - 特許庁
The scanner units 4 and 5 perform ON/OFF control over the sampling transistor Tr1 and switching transistor Tr4 in a horizontal scanning period to perform a preparing operation to reset the pixel capacitor Cs, a correcting operation to write a voltage for canceling the threshold voltage to the pixel capacitor Cs having been reset, and a sampling operation to sample a video signal in the pixel capacitor Cs having been corrected.例文帳に追加
スキャナ部4,5は、水平走査期間にサンプリングトランジスタTr1及びスイッチングトランジスタTr4をオンオフ制御して、画素容量Csをリセットする準備動作、リセットされた画素容量Csに閾電圧をキャンセルするための電圧を書き込む補正動作、及び補正された画素容量Csに映像信号をサンプリングするサンプリング動作を実行する。 - 特許庁
A drive scanner 5 applies a second pulsed signal to a second scan line DS in a video signal write period from when the sampling transistor Tr1 turns on to when off to turn on a switching transistor Tr4 only for a limited correction time, and corrects the signal potential held in a pixel capacitor Cs for mobility of the drive transistor Trd.例文帳に追加
ドライブスキャナ5は、サンプリングトランジスタTr1がオンしてからオフするまでの映像信号書込期間のなかで、第2走査線DSにパルス状の第2の制御信号を印加してスイッチングトランジスタTr4を限られた補正時間だけオンし、ドライブトランジスタTrdの移動度に対する補正を画素容量Csに保持された信号電位にかける。 - 特許庁
A control circuit of each pixel 51 of the display panel has: a first control element TR3 for starting energizing the display element 50; and a second control element TR4 for stopping energizing the display element.例文帳に追加
複数の画素をマトリクス状に配列して構成される表示パネルを備え、表示パネルの各画素51には、電力の供給を受けて発光する表示素子50と、外部から供給されるデータ電圧に応じて1フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されているアクティブマトリクス駆動型表示装置において、表示パネルを構成する各画素51の制御回路は、表示素子50に対する通電を開始するための第1制御素子TR3と、表示素子に対する通電を停止するための第2制御素子TR4とを備えていることを特徴とする。 - 特許庁
| 意味 | 例文 (172件) |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|