| 意味 | 例文 (25件) |
SerDesを含む例文一覧と使い方
該当件数 : 25件
The clock data recovery circuit has a SerDes circuit 101 for receiving a serial data and a reference SerDes circuit 102 for receiving a parallel running clock signal, wherein the SerDes circuit 101 carries out serial-parallel conversion of the serial data received by a regenerated clock which is phase-controlled using a phase control signal P_CS generated by the reference SerDes circuit 102.例文帳に追加
シリアルデータを受信するSerDes回路101と、並走クロック信号を受信する参照SerDes回路102とを有し、SerDes回路101は、参照SerDes回路102の生成した位相制御信号P_CSを用いて位相制御された再生クロックにより受信したシリアルデータの直列並列変換を行う。 - 特許庁
CLOCK AND DATA RECOVERY CIRCUIT AND SERDES CIRCUIT例文帳に追加
クロックアンドデータリカバリ回路及びSERDES回路 - 特許庁
A serial communication channel (5), a first SERDES (serializer/deserializer) (39), a second SERDES (40) are provided.例文帳に追加
代替意味(23)を、代替意味(23)を除くn個の正規の意味を有するマルチビット文字セットを備えた直列通信チャネルを介して伝送する。 - 特許庁
To freely decide the arrangement location of an SERDES chip 31 on a substrate.例文帳に追加
SERDESチップ31の配置場所を基板上において自由に決定する。 - 特許庁
To receive a data rate of a wide band even when an inexpensive SerDes for narrow band is used.例文帳に追加
安価な狭帯域のSerDesを用いても広帯域のデータレートが受信可能にする。 - 特許庁
This wireless part has a data/clock reproduction circuit part that extracts a reproduction clock from a SerDes.例文帳に追加
この無線部は、サーデスから再生クロックを抽出するデータ/クロック再生回路部を備える。 - 特許庁
Prior to execution of configuration for a functioning section 804, a control section 801 lets a clock from a clock output section 802 be supplied as a sampling clock to an SerDes input/output evaluation section 805.例文帳に追加
制御部801は、機能部804に対するコンフィグレーションが実行される前に、クロック出力部802からのクロックをサンプリングクロックとしてSerDes入出力評価部805へ供給させる。 - 特許庁
In addition, the wireless part has a monitoring circuit part that detects abnormality of the SerDes and monitors the synchronous state of the clock.例文帳に追加
また、サーデスの異常を検知して、このクロックの同期状態を監視する監視回路部を備える。 - 特許庁
To provide a circuit for controlling a read operation of semiconductor memory devices employing SERDES (SERializer and DESerializer) method.例文帳に追加
本発明は、 SERDES方式を用いる半導体メモリ装置のリード動作制御回路を提供する。 - 特許庁
In terms of operation, the serializer and the deserializer (SERDES) collaborate with each other so as to form a communication link or a communication channel.例文帳に追加
動作上、シリアライザおよびデシリアライザ(SERDES)は、通信リンクまたは通信チャネルを形成するように協働する。 - 特許庁
To allow an original serial data signal to be correctly received based on a parallel data signal and a recovery clock signal outputted from SERDES in the case where the SERDES receives the serial data signal containing jitter by oversampling operation.例文帳に追加
SERDESがジッタを含むシリアルデータ信号をオーバーサンプリング動作によって受信した場合に、SERDESから出力されたパラレルデータ信号およびリカバリクロック信号に基づいて、もとのシリアルデータ信号を正しく受信できるようにすること。 - 特許庁
To provide a semiconductor device capable of automatically performing SerDes (serializer/deserializer) evaluation and achieving cost reduction of the device.例文帳に追加
SerDes評価を自動で行うことができ、かつ、装置の低コスト化を図ることができる、半導体装置を提供する。 - 特許庁
The drive circuit 16 is mounted on the SERDES circuit 14 and is electrically connected to the circuit board 12.例文帳に追加
駆動回路16は、SERDES回路14上に搭載されていると共に、回路基板12に電気的に接続されている。 - 特許庁
To detect the presence or absence of malfunctions of a spectrum spread clock generator by a SerDes wherein a CDR circuit is mounted on a deserializer.例文帳に追加
デシリアライザにCDR回路を搭載したSerDesによって、スペクトラム拡散クロック発生器の異常の有無を検出する。 - 特許庁
Since the transmittable/receptible lower limit transmission rate can be increased to the lower limit transmission rate being a comparatively high transmission rate such as about 1 Mbps of the inexpensive general purpose gigabit use serial transmission/reception driver (SerDes) or over by the over sampling, the SerDes can be usable.例文帳に追加
これにより、オーバーサンプリングにより送受信可能な下限伝送レートが約1Mbps等の比較的高い、安価な汎用品のギガビット用シリアル送受信ドライバ(SerDes)の下限伝送レート以上に伝送レートを高く上げることができるため、SerDesを使用可能にできる。 - 特許庁
To provide a baseband signal processor capable of transmitting/receiving data of a plurality of channels between devices while suppressing a transmission line and a SERDES circuit.例文帳に追加
伝送路およびSERDES回路を抑制して複数のチャネルのデータをデバイス間で送受信可能にしたベースバンド信号処理装置を提供する。 - 特許庁
The first SERDES (39) includes a normal mode encoder (11), alternate mode encoders (16, 17, 19, 22), a multiplexer (13) and a parallel-to-serial converter (25), while the second SERDES (40) includes a serial-to-parallel converter (30), and an alternate mode decoder (34).例文帳に追加
直列通信チャネル(5)、第1のSERDES(39)及び第2のSERDES(40)を有し、第1のSERDES(39)が、正規モード・エンコーダ(11)、代替モード・エンコーダ(16、17、19、22)、マルチプレクサ(13)、及び並列・直列変換器(25)を備え、第2のSERDES(40)が、直列・並列変換器(30)、及び代替モード・デコーダ(34)を備える。 - 特許庁
A wireless base station apparatus is configured by using a wireless part (RE) having a large power amplifier with a SerDes (Serializer Deserializer) interface, and a wireless controller (REC) that is a host device controlling the wireless part.例文帳に追加
無線基地局装置として、サーデスインターフェイスを持つ大電力増幅器を備えた無線部(RE)と、当該無線部を制御する上位装置である無線制御部(REC)とを用いて構成する。 - 特許庁
Furthermore, the present invention is characterized in that, in the switched fabric system, the SerDes circuit to be used for a high-speed serial interface automatically selects an optimal driver strength even if a line length is varied.例文帳に追加
また本発明は、スイッチドファブリックシステムにおいて、高速シリアルインタフェースに用いられるSerDes回路が、線路長が変化しても自動的に最適なドライバ強度を選択できるようにしたことを特徴としている。 - 特許庁
The present invention provides a free switch fabric system in which power consumption is suppressed and a mount position is not limited, by including a function for automatically determining a driver strength between interfaces in a SerDes circuit.例文帳に追加
本発明は、SerDes回路にインタフェース間のドライバ強度を自動的に決定する機能を持たせることにより、消費電力を抑えることができるともに、実装位置の制約を受けない自由なスイッチファブリックシステムを提供することができる。 - 特許庁
To solve the problem that an ordinary inexpensive optical transmission/reception driver SerDes whose lower limit transmission rate is comparatively high cannot be in use in the case that a transmitted video signal format adopts the 625p/50Hz wherein the transmission rate is comparably low and one pixel data amount is Y, Pb, Pr (4:2:2) or the like.例文帳に追加
伝送する映像信号フォーマットが625p/50Hzで1ピクセルデータ量がY,Pb,Pr(4:2:2)等の比較的低伝送レートの場合には、下限の伝送レートが比較的高い通常の安価な光送受信用ドライバSerDesを使用できない。 - 特許庁
To provide a switched fabric system in which system power consumption by fabric connection is made appropriate to eliminate waste by optimizing a driver strength between serializer/deserializer (SerDes) circuits and a module card is mounted at any position freely without being limited in mount position.例文帳に追加
SerDes回路間でドライバ強度を最適化することにより、ファブリック接続によるシステムの消費電力を適切にして無駄をなくすとともに、且つモジュールカードの実装位置の制約を受けずに自由な位置に実装することができるスイッチドファブリックシステムを提供することである。 - 特許庁
| 意味 | 例文 (25件) |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|