「Sequential logic」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Output terminals present in an unchanged logic circuit and a changed logic circuit in common and the output signals of the sequential circuit are compared with one another for every event.例文帳に追加

変更前後の論理回路に共通に存在する出力端子と順序回路の出力信号をすべての事象毎に比較する。 - 特許庁

STATE ASSIGNMENT OPTIMIZATION DEVICE FOR SYNCHRONOUS SEQUENTIAL CIRCUIT, STATE ASSIGNMENT OPTIMIZATION METHOD FOR SYNCHRONOUS SEQUENTIAL CIRCUIT, LOGIC COMPOUNDING DEVICE, PROGRAM AND READABLE RECORDING MEDIUM例文帳に追加

同期式順序回路の状態割当て最適化装置、同期式順序回路の状態割当て最適化方法、論理合成装置、プログラム、および可読記録媒体 - 特許庁

An operation part 3 including a key input part 4 and a display part 5 comprises a hardwired logic sequential circuit.例文帳に追加

キー入力部４と表示部５のある操作部３を、ハードワイヤードロジックの順序回路で構成する。 - 特許庁

A method includes receiving sequential function chart (SFC) logic 47 constituted of steps and transition on a physical computing device, converting the steps and transitions of the sequential function chart logic to function block logic on the physical computing device, and uploading the function block logic from the physical computing device to the controller.例文帳に追加

ステップ及びトランジションを有するシーケンシャル・ファンクション・チャート（ＳＦＣ）ロジック４７を物理コンピュータデバイス上で受け取る段階と、物理コンピュータデバイス上でシーケンシャル・ファンクション・チャートロジックのステップ及びトランジションをファンクション・ブロック・ロジックに変換する段階と、ファンクション・ブロック・ロジックを物理コンピュータデバイスからコントローラにアップロードする段階とを含む。 - 特許庁

A medium access logic accesses a sequential access storage medium related to a drive according to a second protocol.例文帳に追加

媒体アクセス論理は、第２のプロトコルに従って、ドライブに関連付けられるシーケンシャルアクセス記憶媒体にアクセスする。 - 特許庁

Both early mode and late mode timings are included, both combinational and sequential circuits are handled, a static CMOS logic circuit in addition to a dynamic logic circuit family is made adaptable.例文帳に追加

早モードのタイミングと遅モードのタイミングが含まれ、組合せ回路と順序回路が扱われ、ダイナミック論理回路ファミリに加えて、スタティックＣＭＯＳ論理回路にも対応する。 - 特許庁

To provide a sequential circuit and a logic synthesis circuit capable of surely reducing power consumption without shifting synchronous timing.例文帳に追加

同期のタイミングをずらすことなく、消費電力を確実に削減可能な順序回路および論理合成装置を提供する。 - 特許庁

A logic estimating part 13 estimates the control logic of the inside part of the controller based on the input and output information from the time-sequential data file 11 and the information from the design information data base 12.例文帳に追加

論理推定部１３は、時系列データファイル１１からの入出情報と設計情報データベース１２からの情報に基づいて、制御装置内部の制御論理を推定する。 - 特許庁

A logic block group 120 having at least one set of a logic block having at least one logic circuit and a sequential circuit that receives the output of the logic block is arranged in an irradiation region 110 of a high-energy particle irradiation device, and subjected to irradiation with high-energy particles.例文帳に追加

少なくとも一つの論理回路を有する論理ブロックと、当該論理ブロックの出力を入力する順序回路と、の組を少なくとも一つ以上有する論理ブロック群１２０を高エネルギー粒子照射装置の照射領域１１０に配置して、高エネルギー粒子を照射する。 - 特許庁

A measurement means 3 measures a signal value to be input to the sequential circuit by changing the logic of the extracted domain signal.例文帳に追加

測定手段３は、抽出されたドメインの信号の論理を変化させて順序回路に入力される信号値を測定する。 - 特許庁

When it is decided that no unprocessed branch instruction is included, the priority order logic 41 selects the sequential take-out addresses.例文帳に追加

この選択信号は、複数の目標アドレスのうちの１つまたは順次アドレスをメモリ要求アドレスとして選択するのに使用される。 - 特許庁

To provide a method and device for creating test patterns for a logic circuit capable of shortening the lengths of the test patterns created by an ATPG system for a sequential circuit and an ATPG system for a sequential circuit.例文帳に追加

本発明は、順序回路用ＡＴＰＧシステム及び組み合わせ回路用ＡＴＰＧシステムが生成するテストパタン長を短縮できる論理回路のテストパタン生成方法及び装置を提供することを課題とする。 - 特許庁

MEMORY DRIVE FOR OPERATION ON NETWORK, METHOD OF ACCESSING FILE DATA IN SEQUENTIAL ACCESS STORAGE MEDIUM FROM NETWORK, MEMORY LOGIC INCLUDING LOGIC FOR CONVERTING COMMAND BASED ON FILE AND LOGIC FOR STORING TOC, MAGNETIC TAPE, AND LOGIC FOR ACCESSING DATA OF TAPE AND TOC REGION例文帳に追加

ネットワーク上での動作のための記憶ドライブ、ネットワークからシーケンシャルアクセス記憶媒体におけるファイルデータにアクセスする方法、ファイルに基づくコマンドを変換するための論理およびＴＯＣを格納するための論理を含む記憶論理、磁気テープ、ならびにテープのデータおよびＴＯＣ領域にアクセスするための論理 - 特許庁

This storage system updates differential management information that is information of expressing a difference between logic volume after the full backup and a sequential device group, in response to an update of the logical volume.例文帳に追加

フルバックアップ後の論理ボリュームとシーケンシャル装置群との差分を表す情報である差分管理情報を、該論理ボリュームの更新に応じて更新する。 - 特許庁

By providing a sequential logic circuit for each component and changing the status of the sequential logic circuit using either the components layered in the previous step or control data sent from the control element, the status of a component subject to control is set to a status for accepting selections made by the control element.例文帳に追加

各構成要素に順序論理回路を設け、前段に積層された構成要素、或いは制御要素から送信された制御データにより順序論理回路の状態を変更することにより、制御対象の構成要素の状態を制御要素による選択を受け付ける状態に設定する。 - 特許庁

A medium management logic converts a command based on a file received from the network according to the first protocol into a sequential access device command following the second protocol.例文帳に追加

媒体管理論理は、第１のプロトコルに従ってネットワークから受取られた、ファイルに基づくコマンドを、第２のプロトコルに従うシーケンシャルアクセスデバイスコマンドに変換する。 - 特許庁

To reduce the number of gates by reducing redundant inverters arranged in a logic circuit including a series path between a clock synchronization type sequential circuit and a combinational circuit.例文帳に追加

クロック同期型の順序回路と組み合わせ回路との直列パスを含む論理回路に配置された冗長なインバータを削減してゲート段数を低減する。 - 特許庁

When the logic circuit determines that the stop command is the standard stop command, the system is stopped by a standard sequential process in which a hydrogen flow is consumed inside the system.例文帳に追加

この論理回路が停止コマンドが標準停止コマンドであるべきということを決定した場合、システムは、水素の流れがシステム内部で消費される標準の逐次プロセスで停止される。 - 特許庁

To improve verification efficiency by discriminating an output terminal to be affected by logic change, an output terminal not to be affected, and the output signal of a sequential circuit, and by clarifying a signal to be verified by the logic change.例文帳に追加

論理変更により影響を受ける出力端子と影響を受けない出力端子および順序回路の出力信号を判別することで、論理変更により検証すべき信号を明確することで検証効率を向上させることを目的とする。 - 特許庁

To adjust the skews of the clock signals easily to each other by reducing the circuit scale in a semiconductor integrated circuit containing memory cells, such as RAM and the like, and a sequential logic circuit, such as a flip-flop and the like.例文帳に追加

ＲＡＭ等のメモリセルとフリップフロップ等の順序論理回路とを含む半導体集積回路のレイアウト設計において、回路規模を削減しながらクロック信号のスキューを容易に合わせる。 - 特許庁

OPTIMIZING DEVICE, OPTIMIZING METHOD AND OPTIMIZING PROCESSING PROGRAM OF STATUS ASSIGNMENT OF SYNCHRONOUS SEQUENTIAL CIRCUIT, READABLE RECORDING MEDIUM AND LOGIC SYNTHESIZER例文帳に追加

同期式順序回路の状態割当て最適化装置、論理合成装置、同期式順序回路の状態割当て最適化方法、同期式順序回路の状態割当て最適化処理プログラムおよび可読記録媒体 - 特許庁

To provide a generation device or the like for generating a test vector set, capable of reducing the difference between each logic value generated before and after scan capture, concerning the output of a scan cell included in a full-scan sequential circuit.例文帳に追加

フルスキャン順序回路に含まれるスキャンセルの出力について、スキャンキャプチャの前後において発生する論理値の相違が低減されるようなテストベクトル集合の生成を行う生成装置等を提供する。 - 特許庁

To solve such a problem that a PLC (Programmable Logic Controller) function can only perform sequential control for input/output states basically, and welding output data and robot operation information in a welding robot for performing welding cannot be taken into the sequential control to process with the PLC function, in an industrial robot incorporating the PLC function.例文帳に追加

従来の、ＰＬＣ機能を内蔵している産業ロボットにおいて、ＰＬＣ機能はあくまで入出力状態に関するシーケンス制御を行う機能のみとなっており、溶接を行う溶接ロボットにおける溶接出力データやロボット運転情報をＰＬＣ機能でのシーケンス制御に取り込んで処理するといったことはできない。 - 特許庁

A sequential write address counter 24 generates address data 114, where the address is sequentially increased in response to the input of the clock 102, when the enable signal 108 is logical 1 or where repeating the address generated immediately before the logic reaches logical 0, when the enable signal 108 is logical 0.例文帳に追加

順次書込アドレスカウンタ24はイネーブル信号108 が論理１のときクロック102 の入力に応じて順次アドレスが大きくなり、論理０のとき論理０となる直前に生成したアドレスを繰り返すアドレスデータ114 を生成する。 - 特許庁

The semiconductor device is provided with a blocks 1-3 wherein sequential test input patterns are used to conduct logic verification, a signal wiring pattern to transmit signals which are used in the blocks 1-3 during the logic verification, and fixed potential wiring patterns 11a-11d which are formed surrounding the signal wiring pattern and are electrically connected to Vss.例文帳に追加

本発明の半導体装置は、一連のテスト入力パターンを用いてロジック検証が行われるブロック１〜３と、ロジック検証時にブロック１〜３で使用される信号を伝達するための信号配線パターンと、信号配線パターンを取り囲むように形成され、Ｖｓｓに電気的に接続された固定電位配線パターン１１ａ〜１１ｄを有する。 - 特許庁

This memory controller is provided with a first means generating additional information corresponding to the logic block address responding to the demand from a host computer to write user data and a second means writing the logic block address and the additional information on prescribed multiple pages without writing the logic block address and the additional information on pages other than pages prescribed by a page address and the sequential, prescribed and multiple pages including the top page.例文帳に追加

ホストコンピュータよりユーザデータの書き込みが要求されたことに応答して、論理ブロックアドレスに対応する付加情報を生成する第１の手段と、ページアドレスにより特定されるページ及び先頭ページを含む連続した所定の複数ページのいずれでもないページには論理ブロックアドレス及び付加情報を書き込むことなく、上記所定の複数ページに対して論理ブロックアドレス及び付加情報を書き込む第２の手段とを備える。 - 特許庁