| 例文 (4件) |
SELNを含む例文一覧と使い方
該当件数 : 4件
At this time, a driver output signal SELX is set to "0" and transfer gate selection signals SEL0 to SELn are shifted one another and are set to "1".例文帳に追加
このとき、ドライバー出力信号SELXを「0」に設定すると共に、トランスファゲート選択信号SEL0〜SELnを互いにずらして「1」に設定するようにした。 - 特許庁
The oscillation circuit is constituted of a variable delay circuit composed of a NAND gate NGT1, delay elements DLY1, DLY2, ..., DLYn, and selectors SEL1, SEL2, ..., SELn.例文帳に追加
発振回路はNANDゲートNGT1および遅延素子DLY1,DLY2,…,DLYnとセレクタSEL1,SEL2,…,SELnからなる可変遅延回路により構成されている。 - 特許庁
This value is set in the circuit BLK1 to be trimmed by switching outputs of selector circuits SEL1-SELn to the input side from an external input terminal IN with an external switching terminal SS and by inputting a temporary trimming value to the input terminal IN when a circuit selection signal CS1 is activated.例文帳に追加
すなわち、外部切り替え端子SSによって選択回路SEL1〜SELnの出力を外部入力端子INからの入力側に切り替え、回路選択信号CS1が活性化する際にINに仮トリミング値を入力することで、この値をトリミング対象回路BLK1に設定する。 - 特許庁
When initial state is default and a reference clock signal REFn is a reference clock, a synchronization master control part 11 selects the reference clock signal REFn as the output control of a selection signal SELn from an REF selection circuit (n) 12 and selects an output signal n1 from a synchronization circuit (A) 14 as the output control of a selection signal SELe from an REF selection circuit (e) 13.例文帳に追加
初期状態がデフォルトで基準クロック信号REFnをリファレンスクロックとする場合、同期マスタ制御部11はREF選択回路(n)12の選択信号SELnの出力制御として基準クロック信号REFnを選択し、REF選択回路(e)13の選択信号SELeの出力制御として同期回路(A)14の出力信号n1を選択する。 - 特許庁
| 例文 (4件) |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|