P/N.を含む例文一覧と使い方
該当件数 : 608件
An edge input photodiode 10 is provided with a laminate in which an intrinsic semiconductor 16 is formed between p-n junction layers 14, 15 comprising n-type and p-type semiconductors containing InGaAsP.例文帳に追加
n型およびp型のInGaAsPから成る半導体pn接合層14、15間に真性半導体層16を有する積層体を備える端面受光型フォトダイオード10。 - 特許庁
The impurity region IM1 is arranged beneath the back gate region BG with the epitaxial layer EP sandwiched, forms p-n junction with the epitaxial layer EP, and is the second conductivity type one.例文帳に追加
不純物領域IM1はエピタキシャル層EPを挟んでバックゲート領域BGの下に位置し、かつエピタキシャル層EPとpn接合を構成し、第2導電型である。 - 特許庁
'Charging' and 'discharging' of ferroelectric capacitors 2, 3 and 4 are used in relation to a p-n junctions of two transistors 6, 7, 8 and 8, 12, 10.例文帳に追加
強誘電体キャパシタ2、3、4の「充電」と「放電」現象が、二つのトランジスタ6、7、8及び8、12、10のp−n接合と連関して用いられるように構成する。 - 特許庁
Parasitic capacity between the other terminals B and source potential (VSS) can be reduced, because the region 12 and region 11 are to become a low concentration P-N juction.例文帳に追加
N型ウェル領域12とP型ウェル領域11とが低濃度PN接合となるので、他方の端子Bとソース電位(VSS)間の寄生容量を低減できる。 - 特許庁
The element 24 is a p-n diode, constituted of a p-type well and an n+-type diffused region 26 provided in the p-type well and allows negative charges to escape to a p-side substrate.例文帳に追加
第1の保護素子は、pウエルと、pウエル内に設けられたn^+ 拡散領域26とから構成されたpnダイオードであって、負の電荷をp側基板に逃がす。 - 特許庁
The input protective circuit is constituted of one p-n junction diode 20, whose one end is connected to the input signal line 14, and other end is connected to a ground potential VSS.例文帳に追加
入力保護回路は、一端が入力信号線14に接続し他端が接地電位V__ssに接続する、一つのpn接合ダイオード20から構成されている。 - 特許庁
The method is used, thus diffusing a sufficient amount of dopant onto the semiconductor substrate, hence improving the p-n junction characteristics in the solar cell.例文帳に追加
かかる製造方法を用いることで、導体基板に十分量のドーパントを拡散させることが可能となり、太陽電池のp-n接合特性を向上できる。 - 特許庁
Bus bars P, N, U and W as a power supply line of the power component 10 are led out of the cooling device 11 from the block 11B through inside the resin layer.例文帳に追加
パワー部品10の電力供給線となる各バスバーP,N,U,V,Wが、ブロック部11Bから樹脂層の内部を介して冷却装置11の外部へと引き出される。 - 特許庁
Because the p-n junction J5 exists in the position that is apart from isolation bodies 41, 42 and thus has very little crystal defects, the leakage current at this position is very small.例文帳に追加
pn接合J5は分離体41,42と離れ、従って結晶欠陥が非常に小さい位置に存在するので、ここにおけるリーク電流は非常に小さい。 - 特許庁
The third activation treatment is carried out under the condition that the impurity concentration distribution gradient of the P-N junction be steeper than that of the first impurity diffusion region.例文帳に追加
そのpn接合部における不純物濃度分布勾配が、第1の不純物拡散領域よりも急峻になる条件で第3の活性化処理を行う。 - 特許庁
Thus, the solder 4 is prevented from sticking to a portion of the side face of the nitride semiconductor laser element 1 and the occurrence of a p-n short circuit by the sticking is prevented.例文帳に追加
これにより、半田4が窒化物半導体レーザ素子1の側面の一部に付着しないようにして、その付着によるp−n短絡の発生を防ぐことができる。 - 特許庁
To provide a solar cell capable of improving p-n junction characteristics by diffusing a sufficient amount of dopant onto a semiconductor substrate, and to provide a method for manufacturing the solar cell.例文帳に追加
半導体基板に十分量のドーパントを拡散させることによって、p-n接合特性を向上できる太陽電池及びその製造方法を提供する。 - 特許庁
To efficiently emit electrons from a semiconductor to the outside (vacuum) without their losing energy by generating hot electrons, while generating avalanche breakdown phenomenon without a P-N junction.例文帳に追加
PN接合なしで雪崩降伏現象を起こして熱い電子を生じせしめてエネルギーを失うことなく半導体から外部(真空)への電子の放出を効率よく行う。 - 特許庁
To prevent surge shock of a connecting device for high speed stage in the shifting control in which the connecting device for high speed stage is once connected in selecting from P, N range to D-range.例文帳に追加
P、NレンジからDレンジのセレクト時に一旦高速段用の締結装置を締結させる変速制御において当該締結装置のサージショックを防止する。 - 特許庁
To improve integration density of cells per unit area by enabling to reduce the region of p-n junction and isolation parts and the regions formed of p-type semiconductor of cells.例文帳に追加
pn接合分離部の領域や、セルのp型半導体で構成される領域を小さくできるようにし、単位面積当たりのセルの集積密度を向上させる。 - 特許庁
Or also, instead of applying current to the liquid, paper which is impregnated with the liquid and dried is used as the material of a substrate for forming a P-N junction and various semiconductor devices can be made.例文帳に追加
あるいは通電せずにこの液体を紙などに吸収乾燥させたものを基材としてPN接合を形成し、各種の半導体素子を製作する。 - 特許庁
These transformed voltage are rectified by rectifiers 28a, 28b, smoothed by reactors 34a, 34b, and outputted to the output terminals P, N.例文帳に追加
この高周波電圧が変圧器26a、26bによって変圧され、この変圧電圧が整流器28a、28bによって整流され、リアクトル34a、34bによって平滑され、出力端子P、Nに供給される。 - 特許庁
In other words, the strain gauge 24 is constituted of only a single electrically-conductive impurity that is the P-type impurity to provide the strain gauge 24 with a structure having no P-N junction.例文帳に追加
つまり、P型不純物という単一の導電型の不純物のみによって歪ゲージ24を構成し、歪ゲージ24がPN接合が無い構造とする。 - 特許庁
This P-N junction light emitting element is formed by sequentially forming an N-type GaN layer 12, an N-type GaN-based layer 14, and a P-type GaN-based layer 16 on a sapphire substrate 10.例文帳に追加
サファイア基板10上に順次N型GaN層12、N型GaN系層14、P型GaN系層16を形成し、PN接合型発光素子を形成する。 - 特許庁
In other words, under the boundary region of the base contact region 14, the P-type base region 12 and the N-type region 21 constitute a P-N type parasitic diode.例文帳に追加
言い換えれば、ベースコンタクト領域14の境界部の下方において、P型のベース領域12およびN型領域21によりPN型の寄生ダイオードが形成されている。 - 特許庁
The method of manufacturing the titanium oxide photocatalyst comprises mixing a compound of formula TiX (wherein, X is at least one nonmetallic element selected from P, N, S_2 and C) with a titanium compound in a solvent and heating and crystallizing the mixture to obtain the titanium oxide photocatalyst and enables uniform doping of nonmetallic elements in the resultant titanium oxide photocatalyst.例文帳に追加
この発明に係る酸化チタン光触媒体の製造方法は、TiX(X=P、N、S_2、Cなど非金属元素)化合物をチタン化合物に溶媒中で混合して加熱結晶化して酸化チタン光触媒体を得る方法であり、この方法により、得られる酸化チタン光触媒体中に非金属元素を均一にドープすることができる。 - 特許庁
This varactor diode does not have a junction formed of the p^+ diffusion layer which is hard to vary in capacity and has high resistance and the n type epitaxial layer 20, so the capacity variation rate of the p-n junction is improved and the diode is driven with the low voltage, so that the capacity variation of the p-n junction can follow up a high-frequency voltage.例文帳に追加
本発明の可変容量ダイオードでは、容量が変化しにくく高抵抗であるp^+拡散層40とn型エピタキシャル層20との接合が形成されないので、pn接合の容量変化率が向上して低電圧で駆動されるようになり、pn接合の容量変化が高周波の電圧に追従できるようになる。 - 特許庁
The method of manufacturing the photoelectric conversion material includes a step of forming a p-n homojunction or a p-n heterojunction by applying a heat treatment to a base material, made of a p-type chalcopyrite compound semiconductor containing sulfur and/or selenium in an atmosphere containing organic metal zinc compound and/or organic metal cadmium compound.例文帳に追加
光電変換材の製造方法は、硫黄および/またはセレンを含有するp型カルコパイライト型化合物半導体よりなる母材薄膜を、有機金属亜鉛化合物および/または有機金属カドミウム化合物を含有する雰囲気中において熱処理することにより、pnホモ接合またはpnヘテロ接合を形成させる工程を含むことを特徴とする。 - 特許庁
When a voltage is applied between the P-type impurity regions 15b and 15b via metal wiring 9 and 9, two P-N junctions formed on the junction surface between the N-type impurity region 15a and the P-type impurity regions 15b and 15b are formed opposed in the backward and forward directions, and a resistor is composed by either P-N junction.例文帳に追加
メタル配線9,9を介してP型不純物領域15b,15b間に電圧を印加すると、N型不純物領域15aとP型不純物領域15b,15bの接合面に形成される2つのPN接合が逆方向と順方向で対向して形成され、いずれかのPN接合によって抵抗が構成される。 - 特許庁
In order to suppress especially transfer characteristics degradation caused by potential barrier wall of a surface shield layer 205 prominent in p/n/n^-/p^+/n structure, a part of a charge accumulation part 204 is formed in such depth as away from a silicon-gate oxide film interface 209 under a transfer gate electrode, directly below the transfer gate electrode 208.例文帳に追加
特に、p/n/n^−/p^+/n構造において顕著となる表面シールド層205によるポテンシャル障壁に起因する転送特性劣化を抑えるために電荷蓄積部204の一部を転送ゲート電極208の直下であって、且つ、転送ゲート電極下のシリコン−ゲート酸化膜界209面から離れた深さに形成する。 - 特許庁
A silicon substrate 1 is provided on a single chip thereon with a neutron detecting portion having a ^10B diffusion layer 10 which is incorporated with boric acid comprising isotope ^10B, an α ray detecting portion having a p-n junction 13 which consists of a p well and an n well 12, and an analysis circuit portion for analyzing an electric charge generated at the p-n junction 13.例文帳に追加
シリコン基板1には、同位体^10Bを含むホウ素が導入された^10B拡散層10を有する中性子検出部、pウェル11とnウェル12とにより形成されるpn接合13を有するα線検出部、並びに、pn接合13に発生する電荷の解析を行う解析回路部が、同一チップ上に形成される。 - 特許庁
To make bias setting easily executable without being influenced by a variation in the manufacturing process of a MOSFET nor the fluctuation of a p-n junction temperature at the time of changing p-n junction between a body and a source of the MOSFET to a shallow forward bias, by applying a certain voltage to the back gate of the MOSFET for reducing 1/f noise generated in the MOSFET.例文帳に追加
MOSFETで発生する1/fノイズを低減するために、そのバックゲートにある電圧を与え、該MOSFETのBodyーsourceのPN接合を浅い順バイアスにする際、MOSFETの製造プロセスにおけるバラツキやPN接合温度の変動に影響されず、容易にバイアス設定を行うため。 - 特許庁
An electronic device includes a drift layer having a first conductivity type, a buffer layer having a second conductivity type, opposite the first conductivity type, on the drift layer and forming a P-N junction with the drift layer, and a junction termination extension region having the second conductivity type in the drift layer near the P-N junction.例文帳に追加
第1の伝導型を有するドリフト層と、前記ドリフト層上にあって、前記第1の伝導型とは反対の第2の伝導型を有し、前記ドリフト層とP−N接合を形成するバッファ層と、前記P−N接合の近傍の前記ドリフト層内にあって前記第2の伝導型を有する接合終端拡張領域とを含む電子デバイスを提供する。 - 特許庁
When introducing p-type impurities, a p-n junction diode is formed from this p+ impurity region 13 and n- impurity region 6, so that even if the p-n bonding diode is made conducting by reverse bias and even if a transistor is conducted by applying voltage to a gate electrode 5, no current will flow from a bit line 19 to the source line 17a.例文帳に追加
p型の不純物が導入される場合、このp+不純物領域13とn−不純物領域6とによってpn接合ダイオードが形成されるので、ゲート電極5に電圧を与えてトランジスタを導通させてもこのpn接合ダイオードが逆バイアスされて導通せず、ビット線19からソース線17aへ電流が流れない。 - 特許庁
A ferroelectric capacitor 1 and a p-n junction diode are connected in series to form a nonvolatile memory device which exhibits hysteresis characteristics which change the capacitance when voltage reversing the polarization of the ferroelectric capacitor 1 is applied between electrodes A and C at the ends of the ferroelectric capacitor 1 and the p-n junction diode which are directly connected.例文帳に追加
強誘電体キャパシタ1とpn接合ダイオードを直列に接続し不揮発メモリ素子を構成し、この不揮発メモリ素子は、直接接続した強誘電体キャパシタ1とpn接合ダイオードの両端の電極A、C間に、強誘電体キャパシタ1を分極反転させる電圧を印加すると、容量が変化するヒステリシス特性を有する。 - 特許庁
This method for manufacturing the polycrystalline compound semiconductor solar battery has a process for composing a sub module by forming each semiconductor layer for forming a p-n junction and an electrode layer that is continuous to the p-n junction, and then allowing a current to flow to the sub module in a forward or backward direction from an external power supply while a light-inducing current does not flow.例文帳に追加
p−n接合を形成する各半導体層とそれらに連なる電極層を形成してサブモジュールを構成した後、このサブモジュールに、光誘起電流が流れない状態で外部電源から順方向または逆方向に電流を流す工程を有する多結晶化合物半導体太陽電池の製造方法。 - 特許庁
A diaphragm part 1 in which a detecting element (a p-n junction diode) D_j,_i is arranged is supported in an array isolation region 3 in a hollow state by a first support leg 2a and a second support leg 2b.例文帳に追加
検出素子(pn接合ダイオード)D_j,iを配置しているダイアフラム部1が、第1支持脚2aと第2支持脚2bにより中空状態でアレイ分離領域3に支持されている。 - 特許庁
Since the stretched extent of a depletion layer formed in the P-N junction of the element VAR is secured to the whole body of the N^+ type layer 56, the fall of the capacitance changing range is suppressed.例文帳に追加
可変容量素子VARのPN接合部に形成される空乏層の伸びる範囲がN^+ 層56全体まで確保されるので、容量変化範囲の低下が抑制される。 - 特許庁
To provide a method of manufacturing a junction gate field effect transistor which suppresses the variation in p-layer impurity in a gate region and can attain proper p-n junction characteristics for the transistor.例文帳に追加
ゲート領域でのp層不純物のばらつきを抑制すると共に、良好なpn接合特性を得る接合ゲート型電界効果トランジスタの製造方法を提供する。 - 特許庁
A capacitance is parasitic with respect to the inductor results in a series connection of a MOS junction capacitance and a p-n junction capacitance to the semiconductor substrate, thus reducing the parasitic capacitance.例文帳に追加
こうすると、インダクターに寄生する容量はMOS容量とPN接合容量とを半導体基板に対して直列接続した構成になり、その寄生容量が低減できる。 - 特許庁
Optical carriers, generated by light are incident on a periphery of a first light-receiving region disappear near the interface of the second p-n junction, and in a part exposed to the end surface of the chip.例文帳に追加
第1の受光領域の周囲に入射した光により発生する光キャリアは、第2のpn接合の界面近傍又はチップ端面に露出した部分で消滅してしまう。 - 特許庁
The semiconductor device has an element isolation region 14 formed on an SOI substrate 10, an n-p-n type bipolar transistor 200 and a p-type field-effect type transistor 100.例文帳に追加
半導体装置は、SOI基板10の上に形成された、素子分離領域14と、npn型のバイポーラトランジスタ200と、p型の電界効果型トランジスタ100と、を有する。 - 特許庁
ΔS=(APL2×n-Ave×p)/(n-p) is subtracted from a color component value of respective pixels other than those constituting the boundary pixel string in the second area to update the color component value of respective pixels.例文帳に追加
ΔS=(APL2×n−Ave×p)/(n−p)を、第2の領域において境界画素列以外の各画素の色成分値から減算することで各画素の色成分値を更新する。 - 特許庁
The amplifying transistor 1 is stabilized by using a resistance component of the diode 2A and a desired high-frequency signal is passed by the P-N junction capacity of the diode 2A.例文帳に追加
ダイオード2Aの抵抗成分を利用して増幅トランジスタ1の安定化が図られ、且つダイオード2AのPN接合容量により、所望の高周波信号を通過させることができる。 - 特許庁
Moreover, the first group III-V compound semiconductor layer and the second group III-V compound semiconductor layer may contain at least one or more among (In, Ga, Al) and (As, P, N), respectively.例文帳に追加
また、第1のIII−V族化合物半導体層と第2のIII−V族化合物半導体層は(In,Ga,Al)と(As,P,N)のうち少なくともそれぞれ一つ以上含んでいても良い。 - 特許庁
The priority factor calculation part 11 calculates an arbitration priority factor S(n) of each request based on a priority P(n) set by request sources 4, 5, 6 and 7 for each request.例文帳に追加
優先度係数算出部11は、リクエストごとにリクエスト要求元4,5,6,7から設定された優先度P(n)に基づいて各リクエストの調停優先度係数S(n)を算出する。 - 特許庁
A stacked matter S, which contains a p-n junction structure via a buffer layer 2 (or directly) and is formed of a GaN material is grown on a crystal substrate 1, and a light reception element is obtained.例文帳に追加
結晶基板1上に、バッファ層2を介して(または直接的に)pn接合構造を含みGaN系材料からなる積層体Sを成長させて受光素子とする。 - 特許庁
A space charge zone 10 is expanded vertically to the region 3 of the second conductivity type, and laterally to an epitaxial layer 2 in a p/n junction 11 as well as to the region 3.例文帳に追加
空間電荷ゾーン10の拡大は、垂直方向では第2の伝導型の領域3へ行い、横方向では領域3だけでなくエピタクシー層2へもpn接合11で行う。 - 特許庁
Since the interface region between the pad film 12 and the anode side region 13 as a p-n junction interface, hardly causes a large electric field encounter etching damages, a high breakdown voltage characteristic can be obtained.例文帳に追加
大電界が生じるpn接合界面であるパッド膜12とアノード側領域13との界面領域には、ほとんどエッチングダメージがないので、高耐圧特性が得られる。 - 特許庁
At this time, when the p/n bit converter 12 is composed of a ROM because of m/p, the storage capacity of the ROM can be reduced, and the circuit scale of the demodulator can be reduced.例文帳に追加
このとき、m>pのためにpビット−nビット変換器12をROMで構成したときROMの記憶容量は少なくてすみ、復調器の回路規模は小さくてすむ。 - 特許庁
When the forward voltage is applied to the LED 1, a forward current begins to rapidly flow and quickly start the LED 1 to light, if it has a normal p-n junction.例文帳に追加
正常なPN接合を有する場合は、LED1に順方向電圧が印加されると、順方向電流が速やかに流れ始め、LED1が速やかに発光し始める。 - 特許庁
To provide a semiconductor device which has a desired stable breakdown voltage by preventing generation of partial breakdown on a side surface of a semiconductor device from which side surface a p-n junction is exposed.例文帳に追加
pn接合が露呈する半導体装置側面で局所的な降伏が発生するのを防止して、安定した所望の降伏電圧を有する半導体装置を提供する。 - 特許庁
To provide a semiconductor device having a stable desired breakdown voltage by preventing occurrence of local breakdown on a side of the semiconductor device where a p-n junction interface is exposed.例文帳に追加
pn接合界面が露呈する半導体装置側面で局所的な降伏が発生するのを防止して、安定した所望の降伏電圧を有する半導体装置を提供する。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|