wordlinesとは 意味・読み方・使い方

In the case of replacing wordlines WL_a, WL_b and WL_c having defective addresses (a), (b), and (c) with redundant wordlines WLR_1 to WLR_3, information is provided to the correspondence between the wordlines WL_a, WL_b and WL_c and the redundant wordlines WLR_1 to WLR_3, that is a method of replacing.例文帳に追加

欠陥アドレスａ，ｂ，ｃを有するワード線ＷＬ_ａ，ＷＬ_ｂ，ＷＬ_ｃを冗長ワード線ＷＬＲ_１〜ＷＬＲ_３に置換する際、ワード線ＷＬ_ａ，ＷＬ_ｂ，ＷＬ_ｃと冗長ワード線ＷＬＲ_１〜ＷＬＲ_３との対応関係、すなわち置換方法に情報を持たせる。 - 特許庁

To prevent an increase of capacity between wordlines in case when a silicide film is employed for a control gate.例文帳に追加

コントロールゲートにシリサイド膜を用いる場合のワードライン間容量増大を防止する。 - 特許庁

Wordlines in a cell array 2 are classified in every 8 lines, and erasure sectors ES0-ES15 are constituted in each block.例文帳に追加

セルアレイ２内のワード線を８本ごとに区分し、各ブロックに消去セクタＥＳ０〜ＥＳ１５を構成する。 - 特許庁

Each of the switching elements are selectively activated so as to couple one of the plurality of wordlines to the shared interconnecting lines when the main wordline signal is selectively coupled to one of the plurality of wordlines.例文帳に追加

各切り換え素子は、主ワードライン信号が複数のワードラインのうちの１つと選択的に結合されるとき複数のワードラインのうちの１つを共有相互接続線に結合するよう選択的に活性化される。 - 特許庁

In a memory cell array 1, a plurality of wordlines WL0-WL31, a plurality of bit lines BL0e-BL8ko, a plurality of memory cells MC connected with a plurality of wordlines and a plurality of bit lines are arranged.例文帳に追加

メモリセルアレイ１には、複数のワード線ＷＬ０〜ＷＬ３１と、複数のビット線ＢＬ０ｅ〜ＢＬ８ｋｏと、複数のワード線及び複数のビット線に接続された複数のメモリセルＭＣが配置されている。 - 特許庁

The method for programming the NAND-type flash memory device comprises a first process for applying first voltage to one or more unselected wordlines, a second process for applying a predetermined bitline voltage to an unselected bitline, and a third process for applying a second voltage to the un-selected wordlines and applying a third voltage to a selected wordline out of the wordlines.例文帳に追加

ナンド型フラッシュメモリ装置で、プログラミング法は、ワードラインのうち一つ以上の非選択のワードラインに第１電圧を印加する第１過程と、ビットラインのうち非選択のビットラインに所定のビットライン電圧を印加する第２過程と、前記非選択のワードラインには第２電圧、前記ワードラインのうち選択されたワードラインには第３電圧を印加する第３過程とを備える。 - 特許庁

The semiconductor memory device comprises: a plurality of dummy wordlines independently formed with normal wordlines; a plurality of dummy wordline drivers for driving the dummy wordlines; a plurality of control circuits for controlling the dummy wordline drivers; a plurality of comparing units for comparing a voltage level of the dummy wordline and the predetermined reference voltage level; and a plurality of units for outputting signals outputted from the comparing units to the outside.例文帳に追加

半導体メモリ装置において、ノーマルワードラインと別に形成されるダミーワードラインと、前記ダミーワードラインを駆動するダミーワードラインドライバと、前記ダミーワードラインドライバを制御する制御回路と、前記ダミーワードラインに印加される電圧レベルを所定の基準電圧と比較する比較手段と、前記比較手段から出力される信号を外部に出力するための手段とを含む。 - 特許庁