width of chip spaceとは 意味・読み方・使い方

To solve the problem that the width of a space between a pair of vibration arm parts is further reduced by miniaturization of a tuning fork type piezoelectric vibration chip, and thereby effect of etching is increased.例文帳に追加

音叉型圧電振動片の小型化により、一対の振動腕部の隙間の幅がより狭くなって、エッチングの影響が大きくなる。 - 特許庁

The width of a bent resistor is reduced to use space effectively, all the resistors and some FETs are arranged between a control terminal and an output terminal, so that the width of the FET can be enlarged, while leaving the same chip size as it is.例文帳に追加

曲折した抵抗の配置の幅を狭め、スペースを有効活用し、制御端子と出力端子の間に抵抗全てとＦＥＴの一部を配置することにより、チップサイズ同一のまま、ＦＥＴのゲート幅を大きくすることができる。 - 特許庁

In the probing test at the second time, a semiconductor chip 1 is moved in the width direction of the first terminal 21 only by the arrangement space P_1 of the first terminal 21, so that the probe 31 is made to touch a first terminal 21b of even numbered terminals.例文帳に追加

二回目のプロービングテストは、第１端子２１の配置間隔Ｐ_1 分だけ半導体チップ１を第１端子２１の幅方向に移動して行い、プローブ３１を偶数番目の第１端子２１ｂに接触ささせる。 - 特許庁

When an extension ROM substrate is not attached, a chip select signal is outputted from a PAL 34 to the ROM to use it as a memory space including an initially accessed start address, and a bus width of the memory space including the initially accessed start address of a CPU 14 is set at 16 bits.例文帳に追加

拡張ＲＯＭ基板が装着されていないときには、ＰＡＬ３４からＲＯＭに、最初にアクセスされるスタート番地を含むメモリ空間とするチップッセレクト信号が出力されると共に、ＣＰＵ１４の最初にアクセスされるスタート番地を含むメモリ空間のバス幅が１６bitに設定される。 - 特許庁

To provide an OPC(optical proximity correction) mask producing method by which the dispersion of line width of a pattern practically formed on a wafer is suppressed by performing simulation faithfully reflecting the influence of space dependency, an OPC mask and a chip.例文帳に追加

スペース依存性の影響を忠実に反映したシュミレーションを行なうことにより、実際にウェハ上に形成されるパターンの線幅のばらつきを抑制することができるＯＰＣマスクの製作方法およびＯＰＣマスクならびにチップを提供する。 - 特許庁

To establish a communication between modules on an LSI chip, in which problems such as skews caused by increase of a wiring delay, a crosstalks between adjacent wires due to narrowed wiring intervals, and difficulties in wiring and increase of a space for the wiring caused by increase of the number of wires due to increase in the communication bit width, are solved.例文帳に追加

配線遅延の増加によるスキュー、配線間隔の狭隘化による隣接配線間のクロストーク、通信ビット幅増大によって配線の本数が増加することによる、配線困難、配線面積増加の問題を解決したＬＳＩのチップ内のモジュール間通信を実現する。 - 特許庁

On the other hand, if the extension ROM substrate is attached, a bus width of a memory space including an initially accessed start address of the CPU is set at 32 bits, chip select signals are outputted to extension ROMs 30, 32, and extension programs stored in the extension ROMs are executed.例文帳に追加

これに対して、拡張ＲＯＭ基板が装着されると、ＣＰＵの最初にアクセスされるスタート番地を含むメモリ空間のバス幅が３２bitに設定され、拡張ＲＯＭ３０、３２にチップセレクト信号が出力され、拡張ＲＯＭに記憶された拡張プログラムが実行される。 - 特許庁