vertical syncとは 意味・読み方・使い方

The detection results 72 are added by an adder 76 to a set value (set count 74), i.e., the count for generating a vertical sync signal, and the sum is inputted to a counter 80 for generating a vertical sync signal as a count for generating an actual vertical sync signal (count 78 for generating a vertical sync signal).例文帳に追加

この検出結果７２と、垂直同期信号発生用カウント値としての設定値（設定カウント値７４）とを加算器７６で加算した値が、実際の垂直同期信号を発生させるためのカウント値（垂直同期信号発生カウント値７８）として、垂直同期信号発生カウンタ８０に入力される。 - 特許庁

The selector 16 outputs the image information of the two-dimensional code based on a first sync signal (vertical sync signal and horizontal sync signal) supplied from a timing generating section 15, and outputs the binarization information while inserting it into the horizontal sync period of the image information of that two-dimensional code based on a second sync signal becoming high level during the horizontal sync period.例文帳に追加

セレクタ１６は、タイミング発生部１５から供給される第１の同期信号（垂直同期信号及び水平同期信号）に基づいて二次元コードの画像情報を出力すると共に、水平同期期間にハイレベルとなる第２の同期信号に基づいて、この二次元コードの画像情報の水平同期期間に上記二値化情報を挿入して出力する。 - 特許庁

According to the order of inputted vertical synchronizing signals V-sync, a vertical synchronizing signal decision part 31 (counter) counts a vertical synchronizing signal which is initially inputted as an odd number and a vertical synchronizing signal which is subsequently inputted as an even number to decide whether an inputted vertical synchronizing signal is an odd or even number, and sends the result to a frame changing (change) part 34.例文帳に追加

入力される垂直同期信号V-syncの順に基づいて、垂直同期信号判断部31（カウンタ）によって、最初に入力される垂直同期信号を奇数とカウントし、次に入力される垂直同期信号を偶数とカウントし、入力される垂直同期信号が奇数か偶数かを判断し、その結果をフレーム可変（変更）部34に送る。 - 特許庁

When the extracted signal is the bullet falling point signal, a control circuit calculates the bullet coordinate signal by using the horizontal synchronizing signal H_-Sync and the vertical synchronizing signal V_-Sync of video signals.例文帳に追加

抽出された信号が着弾点信号であれば、制御回路がビデオ信号の水平同期信号H_Syncと垂直同期信号V_Syncを使用して弾丸座標信号を算出する。 - 特許庁

A free-running vertical sync edge counter 31 increases the counter value circulating 0 to 7 by one, synchronizing with the edge of a preceding vertical sync signal xAVD, and outputs the counter value to a free-running field ID edge counter 32 and a comparator circuit 33.例文帳に追加

自走垂直同期エッジカウンタ３１は、先行垂直同期信号ｘＡＶＤのエッジに同期して、０乃至７を循環するカウント値を１ずつインクリメントし、カウント値を自走フィールドＩＤエッジカウンタ３２および比較回路３３に出力する。 - 特許庁

A display control section 2 generating a sync signal for image display (horizontal sync signal 26, vertical sync signal 27) based on an input dot clock 22 received externally has a means for regulating the period of the sync signal for image display by using a system clock 21 which is utilized in a semiconductor integrated circuit device.例文帳に追加

外部から入力された入力ドットクロック２２に基づいて画像表示用同期信号（水平同期信号２６、垂直同期信号２７）を生成する表示制御部２を有し、その表示制御部２は、半導体集積回路装置で利用されるシステムクロック２１を用いて前記画像表示用同期信号の周期を調整する手段を有する。 - 特許庁

The digital signal is converted into a digital value (detection results 72) of the same unit system as a count for generating a vertical sync signal.例文帳に追加

デジタル信号は垂直同期信号を発生させるためのカウント値と単位系を同じくするデジタル値（検出結果７２）に変換される。 - 特許庁