unity gainとは 意味・読み方・使い方

Since the depletion Nch MOS transistor DN1 is always conductive independently of its gate potential, the depletion Nch MOS transistor DN1 has a unity gain and carries out no amplification operation.例文帳に追加

デプレッション型ＮｃｈＭＯＳトランジスタＤＮ１は、ゲートの電位によらず常にオンしているので、デプレッション型ＮｃｈＭＯＳトランジスタＤＮ１は利得が１で増幅動作しない。 - 特許庁

The controlled voltage circuit 5 includes a plurality of MOSFET transistors 60 connected in series, a unity gain operational amplifier 30, and a constant current source 20 provided with an input terminal and an output terminal.例文帳に追加

被制御電圧回路５は、直列接続された複数のＭＯＳＦＥＴトランジスタ６０と、ユニティゲイン演算増幅器３０と、入力端子と出力端子を備える定電流源２０とを含む。 - 特許庁

A first cut off frequency f1 is set with the capacitor C2, a miller capacity of the transistor Q2 and a current of a constant current circuit 22, and a phase margin in unity gain is secured with the resistor R3.例文帳に追加

コンデンサＣ２，トランジスタＱ２のミラー容量及び定電流回路２２の電流によって第１のカットオフ周波数ｆ１が設定され、ユニティゲインにおける位相余裕は抵抗Ｒ３により確保される。 - 特許庁

In order to compensate the performance variation, an output voltage node at or before the unity gain operational amplifier is shifted to a high level as an operation process state is lowered, or as the temperature is increased.例文帳に追加

性能変動を補償するために、ユニティゲイン演算増幅器での出力電圧ノードまたはその前の出力電圧ノードは、動作プロセス状態が遅くなるとともに、または温度の増加とともに、高レベルにシフトする。 - 特許庁

In a specific embodiment, the linearization circuit is implemented as a unity gain buffer with an input terminal connected to the common terminal of the transistor and an output terminal connected to the input terminal of the transistor.例文帳に追加

特定の実施形態では、線形化回路は、単位利得バッファであって、その入力端子がトランジスタの共通端子に接続され、その出力端子がトランジスタの入力端子に接続されたものとして構成される。 - 特許庁

The discrimination circuit 13 controls a changeover device 10 so that the changeover device 10 selects a noise elimination threshold 7 when the output value is smaller than an integral value '1' equivalent to the unity gain or selects a noise elimination threshold whose bits are shifted by a bit shift circuit 11 when the output value is equal to the integral value '1'.例文帳に追加

判定回路13では、前記出力値がゲイン１に相当する値である整数値“１”より小さい場合は切替器10でノイズ除去閾値７を選択し、整数値“１”と同じ場合はビットシフト回路11でビットシフトしたノイズ除去閾値を選択するように切替制御する。 - 特許庁

An inverting amplifier 7 with a gain of unity inverts the output of a 2nd current voltage conversion circuit 9 that has a DC and AC circuit characteristic the same as that of a 1st current voltage conversion circuit 8, and gives the inverted output to a differential amplifier 1 as a reference voltage so as to reduce an offset voltage produced in the 1st current voltage conversion circuit 8.例文帳に追加

第１の電流電圧変換回路８と同一の直流および交流回路特性を持つ第２の電流電圧変換回路９の出力を利得１倍の反転増幅器７で反転し、差動増幅器１に基準電圧として与えることによって、第１の電流電圧変換回路８において発生するオフセット電圧を小さくする。 - 特許庁

An input buffer 10 minimizes a power consumption rate of a device connecting to the input buffer 10, and the input buffer 10 is provided with a combination of a current source 14 that limits a current within a cross conduction range and a saturation amplifier 12 that connects to the current source 14 and has an input gain substantially higher than the unity to increase a speed of a transmission function.例文帳に追加

接続されたデバイスにおける電力消費率を最小化するための入力バッファであって、電流を、該入力バッファ内で、クロス導電範囲において制限する電流源と、該電流源に連結しており、送信機能の速度を高めるための実質的に１よりも大きな入力利得を有する、飽和増幅器と、組み合わせて備える、入力バッファが提供される。 - 特許庁