static latchとは 意味・読み方・使い方

Furthermore, a latch mechanism 8 stabilizing an optical connection state of the static optical fibers 1 and 2 and the movable optical fiber 3 is provided.例文帳に追加

さらに、静止光ファイバ１，２と可動光ファイバ３との光接続状態を安定させるラッチ機構８を設ける。 - 特許庁

The data storage circuit includes at least one static latch circuit and a plurality of dynamic latch circuits when setting 2^k threshold voltage (k is a natural number equal to 3 or more) in each memory cell in the memory cell array.例文帳に追加

データ記憶回路は、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは３以上の自然数）の閾値電圧を設定する場合、少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路を有している。 - 特許庁

To attain sure maintenance of stored data in an SRAM (Static Random Access Memory) by preventing the stored data from being destructed by a latch-up phenomenon even when a soft error occurs due to a neutron.例文帳に追加

ＳＲＡＭ（Static Random Access Memory）において、中性子によるソフトエラーが発生した場合であってもラッチアップ現象によって記憶データが破壊されることを防止して、記憶データを確実に維持できるようにする。 - 特許庁

The photodetector, for instance, is constituted so as to hold a first state in a static latch (120) by initializing action, and to reverse it to a second state when light is irradiated onto semiconductor elements (112, 113) in a non-conductive state constituting the first state static latch.例文帳に追加

光ディテクタは例えば、初期化動作でスタティックラッチ（１２０）に第１状態を保持し、第１状態のスタティックラッチを構成する非導通状態の半導体素子（１１２，１１３）に光が照射されて第２状態に反転する構成を備え、光ディテクタをメモリセルアレイに複数個配置する。 - 特許庁

In a pair of transfer transistors T1, T2 of a static memory cell, one and the other of source and drain are connected to complementary input/output nodes ND1, ND2 of latch and to bit lines in pairs individually.例文帳に追加

スタティックメモリセルの一対の転送トランジスタは、ソース・ドレインの一方および他方をラッチの相補の入出力ノードと一対のビット線とにそれぞれ接続している。 - 特許庁

A latch mechanism is provided at a static position to prevent unnecessary projection of the roller when the bicycle tilts and generation of offensive sound by abutting the roller on the rim of a wheel.例文帳に追加

また、静止位置にラッチ機構を設け、自転車が傾いた場合に不要なローラーがせり出したり、車輪のリムに当たり耳障りな音が発生するのを防止する。 - 特許庁

To provide an electrostatic protective circuit for protecting a circuit to be protected against overvoltage breakdown due to static electricity while preventing excessive continuity of a latch up operation of a thyristor.例文帳に追加

本発明は、静電気保護回路に関し、サイリスタの過剰なラッチアップ動作の継続を防止しつつ被保護回路を静電気による過電圧破壊から保護することにある。 - 特許庁

A data storage circuit is connected to the bit line, and when threshold voltage of 2^k pieces (k: natural number) are set to respective memory cells in the memory cell array, the data storage circuit has at least one static latch circuit storing write-in data and a plurality of dynamic latch circuits.例文帳に追加

データ記憶回路は、ビット線に接続され、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは自然数）の閾値電圧を設定する場合、書き込みデータを記憶する少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路とを有している。 - 特許庁