port flipとは 意味・読み方・使い方

The uninverted output signal Y1 from the RS flip-flop 13 is supplied to an input port 11N of the 1st CPU 11 and the inverted output signal Y2 from the 2nd CPU 12 is supplied to an input port 12N of the 2nd CPU 12.例文帳に追加

また、第１ＣＰＵ１１の入力ポート１１Ｎには、ＲＳフリップフロップ１３からの非反転出力信号Ｙ１が与えられ、第２ＣＰＵ１２の入力ポート１２Ｎには、反転出力信号Ｙ２が与えられている。 - 特許庁

To provide a semiconductor memory including flip-flop type memory cells such as 1-port SRAM or 2-port SRAM in which read and write operations are simultaneously performed, wherein a static noise margin and a write level are simultaneously improved.例文帳に追加

１ポートＳＲＡＭや、読出しおよび書込みの動作が同時に行なわれる２ポートＳＲＡＭのようなフリップフロップ型メモリセルを備えた半導体記憶装置において、スタティックノイズマージンの改善と書き込みレベルの改善とを同時に実現できるようにする。 - 特許庁

The output of the NAND gate 204 is inputted to the interruption input INT of an MPU 72, and the positive output Q of the D-type flip-flop 205 is inputted to an input port PC of the MPU 72.例文帳に追加

また、ナンドゲート２０４の出力は、ＭＰＵ７２の割込入力ＩＮＴに、Ｄ型フリップフロップ２０５の正出力Ｑは、ＭＰＵ７２の入力ポートＰＣに、入力されている。 - 特許庁

Both a hopper and the insertion port are continuous with a card flip device in the form of one piece of execution, receive the card C and turn the card C or advance the card C to either a card printing module or a card printing module.例文帳に追加

１つの実施の形態において、ホッパ及び挿入ポートの双方は、カードフリップデバイスに連続しており、これらは、カードを受け、カードを回転し又はカード印刷モジュール又はカード読みとり書き込みモジュールのいずれかへカードを前進させる。 - 特許庁

The clock pulse Clk is guided to a light output port 17, to be input into the optical SR flip flop 101 as a set light pulse R, when the nonlinear refractive index change is not excited in the nonlinear waveguides i1.例文帳に追加

また、非線形導波路１１，１２での非線形屈折率変化が励起されていない場合には、クロック光パルスＣｌｋは光出力ポート１７に導かれ、光ＳＲフリップフロップ１０１にセット光パルスＲとして入力される。 - 特許庁

The register file comprises an asynchronous RAM 11 having a single address port, a multiplexer 12 for switching the read address and write address of the RAM at every stage of a pipeline, and a flip-flop circuit 13 for temporarily latching output data of the RAM synchronously with the switching.例文帳に追加

レジスタファイルは、単一アドレスポートの非同期式ＲＡＭ１１と、パイプラインのステージ毎に、ＲＡＭのリードアドレスとライトアドレスを切り替えるマルチプレクサ１２と、切り替えに同期してＲＡＭの出力データを一時ラッチするフリップフロップ回路１３とで構成する。 - 特許庁

Upon start winning at a first start winning port, the high order byte CU and low order byte CL of a count value are acquired such that the high order byte RU1 and low order byte RL1 of numerical data being a random number value are updated by a flip-flop 204A for latch and random number value registers 205A and 205B.例文帳に追加

第１始動入賞口での始動入賞時には、ラッチ用フリップフロップ２０４Ａ、乱数値レジスタ２０５Ａ、２０５Ｂにより、乱数値となる数値データの上位バイトＲＵ１及び下位バイトＲＬ１を更新するように、カウント値の上位バイトＣＵ及び下位バイトＣＬを取得する。 - 特許庁