| 意味 | 例文 (9件) |
normalized arithmeticとは 意味・読み方・使い方
追加できません
(登録数上限)
「normalized arithmetic」の部分一致の例文検索結果
該当件数 : 9件
Add and subtract are performed the same as for normalized arithmetic, except the result is never shifted left at the end of the operation.発音を聞く 例文帳に追加
加算と減算は、演算の最後に結果が左シフトされることは決してないこと以外は、正規化演算と同じように実行される。 - コンピューター用語辞典
First group to k-th group matrix data are respectively normalized, a first norm of normalized data of the whole group is calculated, or a second norm of normalized data of the whole group is calculated, the Grassmann correlation coefficient r is calculated by using a Grassmann correlation coefficient arithmetic expression, and the correlation of the whole group is assessed by using the Grassmann correlation coefficient r.例文帳に追加
第1群〜第k群行列データそれぞれを正規化し、全群の正規化データの第1ノルムを計算し、また全群の正規化データの第2ノルムを計算し、グラスマン相関係数演算式を用いてグラスマン相関係数rを計算し、このrにより全群の関係度合を見極める。 - 特許庁
The weighting factor matrix is normalized in the final stage of processing for computing the weighting factor matrix to reduce influence of an arithmetic error and an overflow in the weighting factor matrix computation.例文帳に追加
重み係数行列を演算する処理の最終段において重み係数行列の正規化処理を行なうことで、重み係数行列演算で混入する演算誤差やオーバーフローの影響を小さくする。 - 特許庁
A mantissa matrix element Bm is represented using 6×3 matrix elements S, so that the transform coefficient subjected to the inverse integer transform is normalized by shift arithmetic operation using 2^N (N is a natural number).例文帳に追加
仮数部行列要素Bmを、6×3の行列要素Sを用いて表すことで、逆整数変換された変換係数を2のN乗(Nは自然数)を用いてシフト演算により正規化する。 - 特許庁
The arithmetic unit 710 receives numeral data from a normalized information revision circuit 709 and sums the numeral data to scale factor information in the coded data to apply edit processing such as level adjustment by, e.g. 2 dB each.例文帳に追加
演算器710はさらに、正規化情報変更回路709から数値データを供給され、この数値データを符号化データ中のスケールファクタ情報に加算することにより、例えば2dB毎のレベル調整等の編集処理がなされる。 - 特許庁
The maximum value is normalized by the ratio calculated by the ratio arithmetic unit 15, and is compared with the vibration reference value predetermined in a comparator 9, and when it is deviated from a prescribed relationship, a comparison result signal is emitted, and when the number of the comparison result signal is, for instance, 3 or more, an alarm unit 18 gives a signal as abnormal.例文帳に追加
その最大値を比率演算器15が算出した比率で正規化し、比較器9において予め設定された振動基準値と比較して所定の関係から外れたとき比較結果信号を出し、警報器18は比較結果信号の数が、例えば3個以上の場合、異常として警報する。 - 特許庁
The correction signal 16 is obtained by a normalized frequency offset estimate unit 7 and a phase offset estimate unit 8, which respectively estimate the frequency offset and a phase offset in a spectral space on the basis of quasi-synchronization detection signals 12 to 14 in the spectral space subjected to discrete Fourier transform by a DFT arithmetic unit 6.例文帳に追加
この補正信号16は、DFT演算器6により離散フーリエ変換されたスペクトル空間上の準同期検波信号12〜14に基づいて、正規化周波数オフセット推定器7及び位相オフセット推定器8が、そのスペクトル空間上において、それぞれ周波数オフセット及び位相オフセットを推定することから得た信号である。 - 特許庁
-
履歴機能
過去に調べた
単語を確認! -
語彙力診断
診断回数が
増える! -
マイ単語帳
便利な
学習機能付き! -
マイ例文帳
文章で
単語を理解! -
「normalized arithmetic」の部分一致の例文検索結果
該当件数 : 9件
To realize a viterbi decoder having improved characteristics/ performance due to high integration and small power consumption while having a normalized circuit capable of preventing generation of an overflow problem due to the accumulation of path metrics in an ACS arithmetic unit having parallel constitution capable of executing high-speed ACS operation even when restriction length is increased or the number of decoding bits is increased.例文帳に追加
拘束長の増大や、復号ビット数の増加に対し、高速なACS演算を可能にするパラレル構成のACS演算装置において、パスメトリックの累積によるオ−バ−フロ−の問題を防止する正規化回路を有しながら、高集積化、低消費電力化による特性・性能の向上を実現するビタビ復号装置を提供する。 - 特許庁
A semiconductor circuit design support method includes: a step of calculating variation 102 of device characteristics, when process parameters are varied, by using a first model 22; a step of normalizing an error between the device characteristics calculated by using a second model 23 and an actual measurement value 21, based on the variation 102; and a step of analyzing the second model 23 using the normalized error by an arithmetic unit 11.例文帳に追加
本発明による半導体回路の設計支援方法は、第1モデル22を用いて、プロセスパラメータが変動したときのデバイス特性の変動量102を算出するステップと、第2モデル23を用いて算出されたデバイス特性と実測値21との誤差に対して、変動量102で規格化するステップと、演算装置11が、規格化された誤差を用いて第2モデル23に対する解析を行うステップとを具備する。 - 特許庁
|
| 意味 | 例文 (9件) |
|
|
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
|
ログイン |
Weblio会員(無料)になると
|
-
1reunion
-
2parachute
-
3ハッピーバレンタイン
-
4バレンタイン
-
5happy valentine's day
-
6prepare
-
7バレンタインデー
-
8requiem
-
9miss
-
10dual
「normalized arithmetic」のお隣キーワード |
weblioのその他のサービス
|
ログイン |
Weblio会員(無料)になると
|