multi-valued logicとは 意味・読み方・使い方

MULTI-VALUED LOGIC DEVICE, BUS SYSTEM, AND NETWORK SYSTEM例文帳に追加

多値論理デバイス、バスシステム及びネットワークシステム - 特許庁

To simplify the constitution of a multi-valued signal identification circuit for converting small amplitude multi-valued signals to a logic circuit level and to improve noise resistance performance as well.例文帳に追加

小振幅多値信号を論理回路レベルに変換する多値信号識別回路の構成を簡素化し、耐ノイズ性能も向上させる。 - 特許庁

To reduce execution time of a circuit simulation necessary to calculate delay time of multi-valued logic.例文帳に追加

多値論理遅延時間の計算に必要な回路シミュレーションの実行時間を削減する。 - 特許庁

When plural binary logic signals are inputted at the same time, the driver 6 generates a multi-valued logic signal by superposing the analog signals converted into the bus levels of the binary logic signals to actualize a multiple communication.例文帳に追加

ドライバ６は、複数の２値論理信号が同時に入力されたとき各２値論理信号のバスレベルに応じて変換したアナログ信号を重畳することによって多値論理信号を生成することで多重通信を実現する。 - 特許庁

A receiver 7 operates reversely to the driver 6 to encode the multi-valued logic signal received through the bus 1 into binary logic signals 74, 72, and 71 and send them out to the respective functions 4a, 4b, and 4c.例文帳に追加

レシーバ７は、ドライバ６と逆の動作を行い、バス１経由で受信した多値論理信号をエンコードして２値論理信号７４，７２，７１に変換して各ファンクション４ａ，４ｂ，４ｃへ送出する。 - 特許庁

In a calculation method for delay time of multi-valued logic, among logic varying patterns obtained from a truth table of notable cells, patterns varying at one level in an input logic are stored into a pattern file 4 for execution of circuit simulation and patterns varying at more than one level in the input logic are stored into a pattern file 5 for non-execution of circuit simulation.例文帳に追加

着目セルの真理値表から得られる論理変化パターンのうち入力論理が１レベル変化するパターンを回路シミュレーション実行パターンファイル４に、入力論理が複数レベル変化するパターンを回路シミュレーション非実行パターンファイル５にそれぞれ記憶する。 - 特許庁

A level shift circuit block constituted by providing a difference in the respective level shift amounts of a level shift circuit 11 and the level shift circuit 12 is made to correspond to the respective thresholds of multi-valued signals and the output of the level shift circuit block is discriminated in a direct logic circuit 19.例文帳に追加

レベルシフト回路１１とレベルシフト回路１２のそれぞれのレベルシフト量に差を待たせて構成したレベルシフト回路ブロックを多値信号のそれぞれの閾値に対応させ、レベルシフト回路ブロックの出力を直接論理回路で判別できるようにする。 - 特許庁